日韩欧美亚洲一区SWAG

  • <dd id="kgqm6"></dd>
  • <menu id="kgqm6"><tr id="kgqm6"></tr></menu>
  • 侵權投訴

    【vivado學習】典型時序模型的三條時鐘路徑分析

    電子設計 ? 2020-11-26 14:16 ? 次閱讀

    典型的時序模型由發起寄存器、組合邏輯和捕獲寄存器3部分組成,如圖1所示形成了三條時鐘路徑:原時鐘路徑(Source Clock path)、數據時鐘路徑(Data path)、目的時鐘路徑(Destination Clock path)。

    ?

    ?
    圖1 時序模型1

    1、建立時間(setup)和保持時間(hold)

    如圖1所示,時鐘上升邊沿(Capture Edge 、Next Launch Edge)會將數據保存下來,但是必須要滿足一定的條件:

    A,建立時間Tsu:在時鐘有效沿之前,數據必須保持穩定的最小時間;

    B,保持時間Th:在時鐘有效沿之后,數據必須保持穩定的最小時間;

    這就相當于一個窗口時間,在有效邊沿的窗口時間內,數據必須保持穩定;這里的時鐘信號時序和數據信號時序,都是寄存器實際感受到的時序。

    2、發起沿和捕獲沿

    如圖1所示,發起沿和捕獲沿通常相差一個時鐘周期同時捕獲沿也是下一個發起沿。

    發起沿(LaunchEdge):數據被launch的時鐘邊沿;也就是說,每一個啟動沿,一般都會產生一個新的數據!

    捕獲沿(CaptureEdge):數據被latch的時鐘邊沿;也就是說,每一個鎖存沿,都會有一個新的數據被保存!

    3、時序模型2

    如圖2所示:

    Clk--時鐘源

    Rega--發起寄存器

    Regb--捕獲寄存器

    Tclka--原時鐘延時

    Tclkb--目的時鐘延時

    Tco--發起沿有效到數據出現在發起寄存器Q端口所需時間

    Tdata--數據延時(組合邏輯和走線延時)

    Tsu--捕獲寄存器建立時間

    Th--捕獲寄存器保持時間

    ?

    ?
    圖2 時序模型2

    4、數據到達時間(Data Arrival Time)

    ?

    ?
    圖3 數據到達時間

    數據到達時間(Data Arrival Time)=Launch Edge +Tclka+Tco+Tdata

    已發起沿為時間參考點,LaunchEdge 通常為0。

    5、數據建立需求時間(setup)

    ?

    ?

    數據建立需求時間(DataRequired Time(setup)) = Tclkb-Tsu-Clock Uncertainty

    表明數據必須提前Tsu穩定存在于捕獲寄存器的輸入端口。

    6、數據保持需求時間(hold)

    ?

    ?

    數據保持需求時間(DataRequired Time(hold))=Tclkb +Th-Clock Uncertainty

    表明數據必須在時鐘捕獲沿(regb/clk)之后穩定存在一段時間Th。

    7、建立時間裕量(Setup Slack)

    ?

    ?

    建立時間裕量(SetupSlack)= Data Required Time(setup)-Data Arrival Time(setup)

    如果SetupSlack為正,則說明數據在規定的時間內達到了目標。反之,則認為數據并沒有在規定的時間達到目標,此時REG2鎖存的數據很有可能存在亞穩態。

    8、保持時間裕量(Hold Slack)

    ?

    ?

    保持時間裕量(holdSlack)=DataRequired Time(hold)-Data Arrival Time(hold)

    如果為正,則認為數據在被鎖存的時候有足夠多的穩定時間,是有效的。反之則認為數據有誤或者數據可能存在亞穩態。

    編輯:hfy


    收藏 人收藏
    分享:

    評論

    相關推薦

    請問如何解鎖SYS_UnlockReg()?

    是否有任何問題,如果系統寄存器沒有重新鎖定后,寄存器是解鎖使用SYS_UnlockReg()?...
    發表于 12-14 06:55 ? 0次 閱讀
    請問如何解鎖SYS_UnlockReg()?

    使用iic讀取FDC2214數值,值為0xffff

    引腳連接:SDA和SCL連接stm32設置的引腳,其余除去電源外,全部接地(SD,INTB,ADDR,CLK,NC) 讀取設備I...
    發表于 12-13 21:08 ? 148次 閱讀
    使用iic讀取FDC2214數值,值為0xffff

    FPGA低功耗的設計技巧詳細介紹

    對于研發人員而言,大家總是在追求低功耗設計。采用低功耗設計,無疑是能夠帶來諸多好處。為幫助大家了解如....
    的頭像 Wildesbeast 發表于 12-12 09:08 ? 253次 閱讀
    FPGA低功耗的設計技巧詳細介紹

    74HC165數字電路芯片的使用教程

    74HC165/74HCT165 是一個 8 位串行或并行輸入,串行輸出的移位寄存器。具有一個串行輸....
    發表于 12-11 22:58 ? 11次 閱讀
    74HC165數字電路芯片的使用教程

    Linux中的32位與64位

    當然intel也很快開發出支持該指令集的CPU,不過intel將其稱為x64架構,而不是用amd64....
    的頭像 Linux愛好者 發表于 12-11 16:00 ? 135次 閱讀
    Linux中的32位與64位

    ASIC設計的“四大神器”

    Retiming就是重新調整時序,例如電路中遇到復雜的組合邏輯,延遲過大,電路時序不滿足,這個時候采....
    的頭像 旺材芯片 發表于 12-11 14:30 ? 92次 閱讀
    ASIC設計的“四大神器”

    Gowin塊狀靜態隨機存儲器的用戶指南

    Gowin B-SRAM 用戶手冊主要描述高云半導體B-SRAM 的特性、工作模式、工作時序以及注意....
    發表于 12-10 15:27 ? 27次 閱讀
    Gowin塊狀靜態隨機存儲器的用戶指南

    GT9非單層多點系列編程指南

    GT9 非單層多點系列(以下簡稱 GT9 系列)與主機接口共有 6 PIN,分別為:VDD、GND、....
    發表于 12-10 08:00 ? 18次 閱讀
    GT9非單層多點系列編程指南

    觸摸屏中如何調用索引寄存器

      1、新建一個數據軟元件LW0,先不要點擊確定,點擊設置按鈕      2、勾選上索引寄存器      3、選擇自己需要的...
    發表于 12-09 16:30 ? 101次 閱讀
    觸摸屏中如何調用索引寄存器

    Vivado Design Suite 7系列FPGA和Zynq-7000 SoC庫指南

    推斷:該組件可以由大多數支持的合成工具進行推斷。如果您希望代碼在多個體系結構中具有完全的靈活性和可移....
    發表于 12-09 15:31 ? 46次 閱讀
    Vivado Design Suite 7系列FPGA和Zynq-7000 SoC庫指南

    基于TMS320C6000系列DSP器件實現嵌入式系統的優化設計

    TMS320C6000系列DSP(數字信號處理器)是TI公司最新推出的一種并行處理的數字信號處理器。....
    發表于 12-09 10:17 ? 184次 閱讀
    基于TMS320C6000系列DSP器件實現嵌入式系統的優化設計

    請問用戶可以在Debug模式下的程序自由運行期間查看寄存器和變量更新嗎?

    在Keil開發環境下,用戶可以在Debug模式下的程序自由運行期間查看寄存器和變量更新嗎? ...
    發表于 12-09 07:16 ? 0次 閱讀
    請問用戶可以在Debug模式下的程序自由運行期間查看寄存器和變量更新嗎?

    PCB板時鐘電路設計需要掌握的要點

    在高速數字系統中,時鐘信號通常采用傳輸線進行傳輸,因此了解信號在傳輸線的傳播速度十分必要。
    的頭像 PCB線路板打樣 發表于 12-08 10:54 ? 227次 閱讀
    PCB板時鐘電路設計需要掌握的要點

    一個故事輕松看懂CPU內存管理技術

    還記得我嗎,我是阿Q,CPU一號車間的那個阿Q。 今天忙里偷閑,來到廠里地址翻譯部門轉轉,負責這項工....
    的頭像 Linux愛好者 發表于 12-07 15:56 ? 210次 閱讀
    一個故事輕松看懂CPU內存管理技術

    基于FPGA實現PN序列發生器的設計

    近年來,擴頻通信技術在移動通信、個人通信、室內無線通信以及衛星通信中得到越來越廣泛的應用。對于DS-....
    發表于 12-07 10:03 ? 368次 閱讀
    基于FPGA實現PN序列發生器的設計

    51單片機指令系統的詳細資料簡介

    MCS-51單片機指令系統(一) 指令系統簡介1. 指令分類統計指令總數:111條 操作碼....
    的頭像 Wildesbeast 發表于 12-06 17:08 ? 231次 閱讀
    51單片機指令系統的詳細資料簡介

    Vivado每個子步驟在綜合之后要分析什么呢?

    Vivado提出了UFDM(UltraFast Design Methodology)設計方法學,其....
    的頭像 Lauren的FPGA 發表于 12-05 09:47 ? 424次 閱讀
    Vivado每個子步驟在綜合之后要分析什么呢?

    請問寄存器或RAM中的地址被更改或讀取時如何添加斷點以停止Keil開發環境中的程序執行?

    當寄存器或RAM中的地址被更改或讀取時,如何添加斷點以停止Keil開發環境中的程序執行? ...
    發表于 12-04 06:32 ? 0次 閱讀
    請問寄存器或RAM中的地址被更改或讀取時如何添加斷點以停止Keil開發環境中的程序執行?

    如何實現DS34S132與TDMOP器件的互操作

    毋庸諱言,當今的通信系統需要不同設備和設備之間的復雜交互。隨著技術的進步,互操作性也變得更加重要?;?...
    發表于 12-04 02:21 ? 25次 閱讀
    如何實現DS34S132與TDMOP器件的互操作

    如何使用TDMoP器件實現FDL命令

    在許多應用中,系統管理員需要操作支持系統(OSS),控制、管理網絡設備。使用 OSS,管理員可以發出....
    發表于 12-03 22:16 ? 17次 閱讀
    如何使用TDMoP器件實現FDL命令

    請問CNR寄存器如何自動重新加載到一個向下計數器捕獲?

    當CNR寄存器可以自動重新加載到一個向下計數器捕獲? ...
    發表于 12-02 06:28 ? 0次 閱讀
    請問CNR寄存器如何自動重新加載到一個向下計數器捕獲?

    74HC595數字電路的詳細資料簡介

    74HC595 簡介: 74HC595 作為一款常用的高速 CMOS 數字芯片,經常被用作以下用途:....
    發表于 12-01 23:08 ? 79次 閱讀
    74HC595數字電路的詳細資料簡介

    低功耗模擬前端AD5941的性能特點及適用范圍

    AD5941 是一款高精度、低功耗模擬前端 (AFE),專為需要高精度、基于電化學的測量技術(如電流....
    發表于 12-01 17:01 ? 155次 閱讀
    低功耗模擬前端AD5941的性能特點及適用范圍

    μModule精密數據采集ADAQ4003的功能特點及應用范圍

    ADAQ4003 是一款 μModule? 精密數據采集 (DAQ)、信號鏈解決方案,可將組件選擇、....
    發表于 11-30 11:16 ? 94次 閱讀
    μModule精密數據采集ADAQ4003的功能特點及應用范圍

    采用FPGA芯片EPM7032和VHDL語言實現自動交通系統的應用方案

    隨著微電子技術的迅猛發展,可編程邏輯器件從20世紀70年代發展至今,其結構、工藝、集成度、功能、速度....
    發表于 11-30 10:10 ? 397次 閱讀
    采用FPGA芯片EPM7032和VHDL語言實現自動交通系統的應用方案

    學習51單片機心得體會

    當程序調試不如人意的時候,靜下心來好好查資料,51單片機最大的好處就是網上資料非常多,你遇到的問題別....
    的頭像 multisim 發表于 11-30 10:00 ? 346次 閱讀
    學習51單片機心得體會

    帶大家一起體驗一下Vivado的ECO流程

    這里帶大家一起體驗一下Vivado 的ECO流程,以vivado自帶的Example Design為....
    的頭像 FPGA之家 發表于 11-29 11:04 ? 226次 閱讀
    帶大家一起體驗一下Vivado的ECO流程

    隔離式ADC ADE12021的特點及應用范圍

    ADE12021是一款雙通道可配置隔離式數字輸入監控解決方案,適用于能源輸送和分配應用。ADE120....
    發表于 11-28 11:30 ? 128次 閱讀
    隔離式ADC ADE12021的特點及應用范圍

    CMOS同步圖形存儲器IS42G32256的功能特點及典型應用分析

    半導體存儲器是計算機系統的重要組成部分,隨著計算機技術的迅速發展,CPU的速度越來越高,以往采用的普....
    的頭像 電子設計 發表于 11-28 10:26 ? 544次 閱讀
    CMOS同步圖形存儲器IS42G32256的功能特點及典型應用分析

    FPGA基礎篇:Verilog基礎語法

    可綜合模塊最終生成的bit文件會燒錄進芯片運行,而仿真模塊編譯過后是在仿真軟件(例如modelsim....
    發表于 11-27 14:27 ? 626次 閱讀
    FPGA基礎篇:Verilog基礎語法

    翠展微電子推出可編程超低功耗熱釋電信號調理芯片M8601

      可廣泛應用于具有防誤報功能的紅外攝像機、無線人體入侵監控、高端智能樓宇及家居   2020....
    發表于 11-27 12:20 ? 368次 閱讀
    翠展微電子推出可編程超低功耗熱釋電信號調理芯片M8601

    DSP的經典復習題庫合集

    本文檔的主要內容詳細介紹的是DSP的經典復習題庫合集。
    發表于 11-26 17:01 ? 77次 閱讀
    DSP的經典復習題庫合集

    AMD如何用犧牲性能來換取電池續航時間?

    不知道大家在使用筆記本電腦時是否注意過,插電和不插電的情況下,筆記本性能的反應是不是不一樣。比如在插....
    的頭像 lhl545545 發表于 11-26 09:08 ? 647次 閱讀
    AMD如何用犧牲性能來換取電池續航時間?

    請問當ISR發生前SFRS寄存器的值發生變化時,如何避免意外的結果?

    當ISR發生前SFRS寄存器的值發生變化時,如何避免意外的結果? ...
    發表于 11-26 06:06 ? 0次 閱讀
    請問當ISR發生前SFRS寄存器的值發生變化時,如何避免意外的結果?

    快速簡單的FPGA異構計算

    發表于 11-25 18:00 ? 47次 閱讀
    快速簡單的FPGA異構計算

    各類寄存器的計算及中斷代碼說明

    設置等待時間,到達等待時間之后執行指定的硬件操作。定時器最基本的功能就是定時,比如說定時發送串口數據....
    發表于 11-25 11:46 ? 99次 閱讀
    各類寄存器的計算及中斷代碼說明

    I2C總線設備的使用方法和硬件問題合集

    一般情況下, i2c 設備焊接沒什么問題,按照設備手冊一步步來,基本上就順風順水能夠用起來。如果這么....
    發表于 11-25 11:35 ? 54次 閱讀
    I2C總線設備的使用方法和硬件問題合集

    GPIO是什么?應該如何使用GPIO

    字面意思看,GPIO=General Purpose Input Output,通用輸入輸出。有時候....
    發表于 11-25 10:17 ? 138次 閱讀
    GPIO是什么?應該如何使用GPIO

    如何校準DS4830光電微控制器的內部ADC失調

    DS4830 光電控制器內部的模 / 數轉換器(ADC)失調可隨溫度和增益設置而變化,但 DS483....
    發表于 11-25 09:36 ? 45次 閱讀
    如何校準DS4830光電微控制器的內部ADC失調

    請問程序開發過程中如何確認寄存器的值是否正確?

    程序開發過程中如何確認寄存器的值是否正確? ...
    發表于 11-24 06:53 ? 0次 閱讀
    請問程序開發過程中如何確認寄存器的值是否正確?

    請問在中斷處理程序中操作寄存器時的注意事項有哪些?

    在中斷處理程序中操作寄存器時的注意事項    ...
    發表于 11-23 14:17 ? 0次 閱讀
    請問在中斷處理程序中操作寄存器時的注意事項有哪些?

    S7-300間接尋址中的寄存器間接尋址詳解

    寄存器間接尋址是通過使用CPU內部集成的兩個地址寄存器AR1和AR2存儲地址指針來實現的尋址方式,使....
    的頭像 陳翠 發表于 11-20 17:38 ? 382次 閱讀
    S7-300間接尋址中的寄存器間接尋址詳解

    開發STM32的四種庫

    1.我是選擇寄存器開發STM32,還是標準外設庫呢?2.你有STM32L0標準外設庫嗎?3.HAL庫....
    的頭像 strongerHuang 發表于 11-20 15:56 ? 578次 閱讀
    開發STM32的四種庫

    SAR ADC的模擬信號鏈和關鍵規格的詳細說明

    模數轉換器 (ADC) 將模擬世界連接到數字世界,因此是連接到現實世界的任何電子系統的基本部件。它們....
    發表于 11-20 15:03 ? 116次 閱讀
    SAR ADC的模擬信號鏈和關鍵規格的詳細說明

    用Tcl實現Vivado設計全流程

    設置芯片型號,設置源文件位置,設置生成文件位置,添加設計源文件,流程命令,生成網表文件,設計分析,生....
    的頭像 Lauren的FPGA 發表于 11-20 10:56 ? 298次 閱讀
    用Tcl實現Vivado設計全流程

    先看看ARRAY_PARTITION的基本語法

    在這里有兩個個重要的參數type和factor,其中type有三個可選值,分別為block、cycl....
    的頭像 Lauren的FPGA 發表于 11-20 10:48 ? 282次 閱讀
    先看看ARRAY_PARTITION的基本語法

    進程和線程定義

    線程是CPU調度的最小單位(程序執行流的最小單元),它被包含在進程之中,是進程中的實際運作單元。一條....
    的頭像 STM32嵌入式開發 發表于 11-20 10:23 ? 329次 閱讀
    進程和線程定義

    STM32的一些基本知識總結

    Cortex-M3是一個 32位處理器內核。內部的數據路徑是 32位的,寄存器是 32位的,存儲器接....
    的頭像 STM32嵌入式開發 發表于 11-20 09:46 ? 414次 閱讀
    STM32的一些基本知識總結

    電源噪聲產生的原因有哪些?電源噪聲為什么要重視

    芯片內部有成千上萬個晶體管,這些晶體管組成內部的門電路、組合邏輯、寄存器、計數器、延遲線、狀態機、以....
    發表于 11-19 15:11 ? 73次 閱讀
    電源噪聲產生的原因有哪些?電源噪聲為什么要重視

    請問ATmega168MCU如何控制寄存器SMCR?

    ATmega168MCU控制寄存器SMCR
    發表于 11-19 06:07 ? 0次 閱讀
    請問ATmega168MCU如何控制寄存器SMCR?

    DSP處理器及應用的復習題資料合集

    本文檔的主要內容詳細介紹的是DSP處理器及應用的復習題資料合集。
    發表于 11-18 17:18 ? 83次 閱讀
    DSP處理器及應用的復習題資料合集

    對輸出數據信號完整性和時鐘信號電磁干擾的比較

    在本文中,將詳細研究這兩類隔離-調制器的輸出數據信號完整性。并通過簡單的電磁干擾(EMI)測試設置、....
    發表于 11-18 14:59 ? 35次 閱讀
    對輸出數據信號完整性和時鐘信號電磁干擾的比較

    如何不建Vivado工程,也能看Device視圖呢

    在FPGA設計與開發中,Device視圖和Package視圖發揮著重要的作用。在Device視圖下:....
    的頭像 Lauren的FPGA 發表于 11-13 18:11 ? 481次 閱讀
    如何不建Vivado工程,也能看Device視圖呢

    基于ADXL1002MEMS加速度計的高線性、低噪聲、寬帶振動測量解決方案

    本文介紹一種基于ADXL1002MEMS加速度計的高線性、低噪聲、寬帶振動測量解決方案。這種解決方案....
    的頭像 傳感器技術 發表于 11-12 14:47 ? 396次 閱讀
    基于ADXL1002MEMS加速度計的高線性、低噪聲、寬帶振動測量解決方案

    基于運動控制卡TH0030A-MC和操作系統實現全電動化注塑機的設計

    在國內目前的注塑機行業里,使用液壓傳動的居多。對注塑機進行全電機化是市場新要求,也是必然趨勢。采用伺....
    的頭像 電子設計 發表于 11-12 10:14 ? 485次 閱讀
    基于運動控制卡TH0030A-MC和操作系統實現全電動化注塑機的設計

    精英STM32F103開發板開發指南寄存器版本免費下載

    本手冊將由淺入深,帶領大家學習 STM32F103 的各個功能,為您開啟全新的 STM32 之旅。本....
    發表于 11-12 08:00 ? 108次 閱讀
    精英STM32F103開發板開發指南寄存器版本免費下載

    AHB Slave Decoder和AHB Slave Interface接口的使用說明

    HME-M7它是集成了高級 MCU (Cortex-M3)內核與更高性能 FPGA 資源的智能型芯片....
    發表于 11-11 08:00 ? 99次 閱讀
    AHB Slave Decoder和AHB Slave Interface接口的使用說明

    FIQ比IRQ快,為什么快呢?

    ARM的FIQ模式提供了更多的banked寄存器,r8到 r14還有SPSR,而IRQ模式就沒有那么....
    的頭像 電子發燒友網工程師 發表于 11-10 17:22 ? 489次 閱讀
    FIQ比IRQ快,為什么快呢?

    使用Python Modbus實現RTU通信的資料合集

    MODBUS 是MODICON公司最先倡導的一種軟的通訊規約,經過大多數公司的實際應用,逐漸被認可,....
    發表于 11-09 08:00 ? 73次 閱讀
    使用Python Modbus實現RTU通信的資料合集

    GigE Vision 2.0的使用說明書

    GigE Vision 是一種通信介面標準,可用于各種網路拓撲上的視覺軟體與視頻流設備間的交互。該標....
    發表于 11-09 08:00 ? 65次 閱讀
    GigE Vision 2.0的使用說明書

    SMV512K32-SP 16MB 防輻射 SRAM

    SMV512K32是一款高性能異步CMOS SRAM,由32位524,288個字組成??稍趦煞N模式:主控或受控間進行引腳選擇。主設件為用戶提供了定義的自主EDAC擦除選項。從器件選擇采用按要求擦除特性,此特性可由一個主器件啟動。根據用戶需要,可提供3個讀周期和4個寫周期(描述如下)。 特性 20ns讀取,13.8ns寫入(最大存取時間) 與商用 512K x 32 SRAM器件功能兼容 內置EDAC(錯誤偵測和校正)以減輕軟錯誤 用于自主校正的內置引擎 CMOS兼容輸入和輸出電平,3態雙向數據總線 3.3±0.3VI /O,1.8±0.15V內核 輻射性能放射耐受性是一個基于最初器件標準的典型值。輻射數據和批量驗收測試可用 - 細節請與廠家聯系。 設計使用基底工程和抗輻射(HBD)與硅空間技術公司(SST)許可協議下的< sup> TM 技術和存儲器設計。 TID抗擾度&gt; 3e5rad(Si) SER&lt; 5e-17翻轉/位 - 天使用(CRPLE96來計算用于與地同步軌道,太陽安靜期的SER。 LET = 110 MeV (T = 398K) 采用76引線陶瓷方形扁平封裝 可提供工程評估(/EM)樣品這些部件只用于工程評估。它們的加工工藝為非兼容流程(例如,無預燒過程等),...
    發表于 01-08 17:47 ? 239次 閱讀
    SMV512K32-SP 16MB 防輻射 SRAM

    SN74HCT273A 具有清零功能的八路 D 類觸發器

    與其它產品相比?D 類觸發器 ? Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) ? SN74HCT273A HCT ? ? 2 ? ? 6 ? ? Catalog ? ? -40 to 85 ? ?
    發表于 01-08 17:46 ? 196次 閱讀
    SN74HCT273A 具有清零功能的八路 D 類觸發器

    SN74HC273A 具有清零功能的八路 D 類觸發器

    與其它產品相比?D 類觸發器 ? Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C) ? SN74HC273A HC ? ? 2 ? ? 6 ? ? 8 ? ? Catalog ? ? -40 to 85 ? ?
    發表于 01-08 17:46 ? 275次 閱讀
    SN74HC273A 具有清零功能的八路 D 類觸發器

    SN74ABT16373A 具有三態輸出的 16 位透明 D 類鎖存器

    'ABT16373A是16位透明D型鎖存器,具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位鎖存器或一個16位鎖存器。當鎖存使能(LE)輸入為高電平時,Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入端設置的電平。 緩沖輸出使能(OE \)輸入可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響鎖存器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ABT16373A的特點是可在-55°C至125°C的整個軍用溫度范圍內工作。 SN74ABT16373A的特點是在-40°C至85°C的溫度范圍內工作。 ...
    發表于 10-11 15:07 ? 130次 閱讀
    SN74ABT16373A 具有三態輸出的 16 位透明 D 類鎖存器

    SN74ALVCH16820 具有雙路輸出和三態輸出的 3.3V 10 位觸發器

    這個10位觸發器設計用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的觸發器是邊沿觸發的D型觸發器。在時鐘(CLK)輸入的正跳變時,器件在Q輸出端提供真實數據。 緩沖輸出使能(OE)輸入可用于將10個輸出放入正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \輸入不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于將未使用或未驅動的輸入保持在有效的邏輯電平。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 數據輸入端的總線保持消除了對外部上拉/下拉電阻的需求 每個JESD的閂鎖性能超過250 mA 17 ESD保護超過JESD 22 2000-V人體模型(...
    發表于 10-11 14:49 ? 44次 閱讀
    SN74ALVCH16820 具有雙路輸出和三態輸出的 3.3V 10 位觸發器

    SN74ABT16374A 具有三態輸出的 16 位邊沿 D 類觸發器

    'ABT16374A是16位邊沿觸發D型觸發器,具有3態輸出,專為驅動高電容或相對低阻抗而設計負載。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出采用在數據(D)輸入處設置的邏輯電平。 緩沖輸出使能(OE \)輸入可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ABT16374A的特點是可在-55°C至125°C的整個軍用溫度范圍內工作。 SN74ABT16374A的特點是在-40°C至85°C的溫度范圍內工作。 特性 ...
    發表于 10-11 11:46 ? 70次 閱讀
    SN74ABT16374A 具有三態輸出的 16 位邊沿 D 類觸發器

    SN74AHCT16374 具有三態輸出的 16 位邊沿 D 類觸發器

    'AHCT16374器件是16位邊沿觸發D型觸發器,具有3態輸出,專為驅動高電容或相對較低的電容而設計阻抗負載。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出取數據(D)輸入的邏輯電平。 緩沖輸出使能(OE \)輸入可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 為了確保上電或斷電期間的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 SN54AHCT16374的特點是可在-55°C至125°C的整個軍用溫度范圍內工作。 SN74AHCT16374的工作溫度范圍為-40°C至85°C。   特性 德州儀器WidebusTM家庭成員 EPICTM(...
    發表于 10-11 11:32 ? 125次 閱讀
    SN74AHCT16374 具有三態輸出的 16 位邊沿 D 類觸發器

    CY74FCT162374T 具有三態輸出的 16 位邊沿觸發 D 類觸發器

    CY74FCT16374T和CY74FCT162374T是16位D型寄存器,設計用作高速,低功耗總線應用中的緩沖寄存器。通過連接輸出使能(OE)和時鐘(CLK)輸入,這些器件可用作兩個獨立的8位寄存器或單個16位寄存器。流通式引腳排列和小型收縮包裝有助于簡化電路板布局。 使用Ioff為部分斷電應用完全指定此設備。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。 CY74FCT16374T非常適合驅動高電容負載和低阻抗背板。 CY74FCT162374T具有24 mA平衡輸出驅動器,輸出端帶有限流電阻。這減少了對外部終端電阻的需求,并提供最小的下沖和減少的接地反彈。 CY74FCT162374T非常適合驅動傳輸線。 特性 Ioff支持部分省電模式操作 邊沿速率控制電路用于顯著改善的噪聲特性 典型的輸出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳間距)和SSOP(25密耳間距)封裝 工業溫度范圍-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特點: ...
    發表于 10-11 11:28 ? 211次 閱讀
    CY74FCT162374T 具有三態輸出的 16 位邊沿觸發 D 類觸發器

    SN74ALVCH16260 具有三態輸出的 12 位至 24 位多路復用 D 類鎖存器

    這個12位至24位多路復用D型鎖存器設計用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必須將兩個獨立數據路徑復用到單個數據路徑或從單個數據路徑解復用的應用中。典型應用包括在微處理器或總線接口應用中復用和/或解復用地址和數據信息。該器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許在A到B方向上進行存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用于控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存并保持鎖存,直到鎖存使能輸入返回高電平為止。 確保上電或斷電期間的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 < p> SN74ALVCH16260的工...
    發表于 10-11 11:08 ? 51次 閱讀
    SN74ALVCH16260 具有三態輸出的 12 位至 24 位多路復用 D 類鎖存器

    SN74ALVCH16374 具有三態輸出的 16 位邊沿 D 類觸發器

    這個16位邊沿觸發D型觸發器設計用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。它可以用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出取數據(D)輸入的邏輯電平。 OE \可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 有源總線保持電路將未使用或未驅動的輸入保持在有效的邏輯狀態。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 工作電壓范圍為1.65至3.6 V 最大tpd為4.2 ns,3.3 V ±24-mA輸出驅動在3.3 V 數據輸入...
    發表于 10-11 11:06 ? 71次 閱讀
    SN74ALVCH16374 具有三態輸出的 16 位邊沿 D 類觸發器

    SN74ALVCH16373 具有三態輸出的 16 位透明 D 類鎖存器

    這個16位透明D型鎖存器設計用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。該器件可用作兩個8位鎖存器或一個16位鎖存器。當鎖存使能(LE)輸入為高電平時,Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入設置的電平。 緩沖輸出使能(OE)輸入可用于將8個輸出置于正常狀態邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響鎖存器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 有源總線保持電路將未使用或未驅動的輸入保持在有效的邏輯狀態。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 工作電壓范圍為1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
    發表于 10-11 11:02 ? 104次 閱讀
    SN74ALVCH16373 具有三態輸出的 16 位透明 D 類鎖存器

    SN74LVCH16373A 具有三態輸出的 16 位透明 D 類鎖存器

    這個16位透明D型鎖存器設計用于1.65 V至3.6 VVCC操作。 特性 德州儀器寬帶總線系列成員 典型VOLP(輸出接地反彈) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(輸出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持實時插入,部分 - 電源關閉模式和后驅動保護 支持混合模式信號操作(具有3.3VVCC的5V輸入和輸出電壓) < li>數據輸入端的總線保持消除了對外部上拉或下拉電阻的需求 每個JESD的閂鎖性能超過250 mA 17 ESD保護超過JESD 22 < ul> 2000-V人體模型(A114-A) 200-V機型(A115-A) 參數 與其它產品相比 D 類鎖存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
    發表于 10-11 11:00 ? 229次 閱讀
    SN74LVCH16373A 具有三態輸出的 16 位透明 D 類鎖存器

    SN74ABTH16260 具有三態輸出的 12 位至 24 位多路復用 D 類鎖存器

    SN54ABT16260和SN74ABTH16260是12位至24位多路復用D型鎖存器,用于必須復用兩條獨立數據路徑的應用中,或者從單個數據路徑中解復用。典型應用包括在微處理器或總線接口應用中復用和/或解復用地址和數據信息。該器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許A-to-B方向的存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用于控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存并保持鎖存狀態,直到鎖存使能輸入返回高電平為止。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 ...
    發表于 10-11 10:51 ? 64次 閱讀
    SN74ABTH16260 具有三態輸出的 12 位至 24 位多路復用 D 類鎖存器

    SN74ABT162823A 具有三態輸出的 18 位總線接口觸發器

    這些18位總線接口觸發器具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現更寬的緩沖寄存器,I /O端口,帶奇偶校驗的雙向總線驅動器和工作寄存器。 ?? ABT162823A器件可用作兩個9位觸發器或一個18位觸發器。當時鐘使能(CLKEN)\輸入為低電平時,D型觸發器在時鐘的低到高轉換時輸入數據。將CLKEN \置為高電平會禁用時鐘緩沖器,從而鎖存輸出。將清零(CLR)\輸入設為低電平會使Q輸出變為低電平而與時鐘無關。 緩沖輸出使能(OE)\輸入將9個輸出置于正常邏輯狀態(高電平)或低電平)或高阻抗狀態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動器提供了驅動總線線路的能力,無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 輸出設計為源電流或吸收電流高達12 mA,包括等效的25- 串聯電阻,用于減少過沖和下沖。 這些器件完全符合熱插拔規定使用Ioff和上電3狀態的應用程序。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。上電和斷電期間,上電三態電路將輸出置...
    發表于 10-11 10:48 ? 60次 閱讀
    SN74ABT162823A 具有三態輸出的 18 位總線接口觸發器

    SN74ABTH162260 具有串聯阻尼電阻和三態輸出的 12 位到 24 位多路復用 D 類鎖存器

    'ABTH162260是12位至24位多路復用D型鎖存器,用于兩個獨立數據路徑必須復用或復用的應用中。 ,單一數據路徑。典型應用包括在微處理器或總線接口應用中復用和/或解復用地址和數據信息。這些器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許A-to-B方向的存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用于控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存并保持鎖存狀態,直到鎖存使能輸入返回高電平為止。 B端口輸出設計為吸收高達12 mA的電流,包括等效的25系列電阻,以減少過沖和下沖。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過...
    發表于 10-11 10:45 ? 70次 閱讀
    SN74ABTH162260 具有串聯阻尼電阻和三態輸出的 12 位到 24 位多路復用 D 類鎖存器

    SN74ABT162841 具有三態輸出的 20 位總線接口 D 類鎖存器

    這些20位透明D型鎖存器具有同相三態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 ?? ABT162841器件可用作兩個10位鎖存器或一個20位鎖存器。鎖存使能(1LE或2LE)輸入為高電平時,相應的10位鎖存器的Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入設置的電平。 緩沖輸出使能(10E或2OE)輸入可用于放置輸出。相應的10位鎖存器處于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。 輸出設計為吸收高達12 mA的電流,包括等效的25- 用于減少過沖和下沖的串聯電阻。 這些器件完全適用于使用I的熱插入應用關閉并啟動3狀態。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。上電和斷電期間,上電三態電路將輸出置于高阻態,從而防止驅動器沖突。 為確保上電或斷電期間的高阻態, OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 OE \不影響鎖存器的內部操作。當輸出處于高阻態時,可以保留舊數據...
    發表于 10-11 10:43 ? 128次 閱讀
    SN74ABT162841 具有三態輸出的 20 位總線接口 D 類鎖存器

    SN74ALVTH16821 具有三態輸出的 2.5V/3.3V 20 位總線接口觸發器

    'ALVTH16821器件是20位總線接口觸發器,具有3態輸出,設計用于2.5 V或3.3 VVCC操作,但能夠為5 V系統環境提供TTL接口。 這些器件可用作兩個10位觸發器或一個20位觸發器。 20位觸發器是邊沿觸發的D型觸發器。在時鐘(CLK)的正跳變時,觸發器存儲在D輸入端設置的邏輯電平。 緩沖輸出使能(OE \)輸入可用于將10個輸出置于正常邏輯狀態(高電平或低電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 當VCC介于0和1.2 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保1.2 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 SN54ALVTH16821的特點是可在-55°C至125°C的整個軍用溫度范圍內工作。 SN74ALVTH16821的工作溫度范圍為-40&de...
    發表于 10-11 10:35 ? 42次 閱讀
    SN74ALVTH16821 具有三態輸出的 2.5V/3.3V 20 位總線接口觸發器

    SN74ALVTH16374 具有三態輸出的 2.5V/3.3V 16 位邊沿 D 類觸發器

    'ALVTH16374器件是16位邊沿觸發D型觸發器,具有3態輸出,設計用于2.5V或3.3VV < sub> CC 操作,但能夠為5 V系統環境提供TTL接口。這些器件特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位翻轉器。翻牌。在時鐘(CLK)的正跳變時,觸發器存儲在數據(D)輸入處設置的邏輯電平。 緩沖輸出使能(OE)輸入可用于將8個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE不影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 /p> 當VCC介于0和1.2 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保1.2 V以上的高阻態,OE應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ALVTH16374的特點是在-55°C至125°C的整個軍用溫度...
    發表于 10-11 10:31 ? 53次 閱讀
    SN74ALVTH16374 具有三態輸出的 2.5V/3.3V 16 位邊沿 D 類觸發器

    SN74ABTH16823 具有三態輸出的 18 位總線接口觸發器

    這些18位觸發器具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現更寬的緩沖寄存器,I /O端口,帶奇偶校驗的雙向總線驅動器和工作寄存器。 'ABTH16823可用作兩個9位觸發器或一個18位觸發器。當時鐘使能(CLKEN \)輸入為低電平時,D型觸發器在時鐘的低到高轉換時輸入數據。將CLKEN \置為高電平會禁用時鐘緩沖器,鎖存輸出。將清零(CLR \)輸入置為低電平會使Q輸出變為低電平,與時鐘無關。 緩沖輸出使能(OE \)輸入可用于將9個輸出置于正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯著驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處于高阻態時,可以保留舊數據或輸入新數據。 當VCC介于0和2.1 V之間時,器件在上電或斷電期間處于高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用于保持有效邏輯電平的未使用或浮動數據輸入。 ...
    發表于 10-10 17:15 ? 107次 閱讀
    SN74ABTH16823 具有三態輸出的 18 位總線接口觸發器

    SN74AHCT16373 具有三態輸出的 16 位透明 D 類鎖存器

    SNxAHCT16373器件是16位透明D型鎖存器,具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用于實現緩沖寄存器,I /O端口,雙向總線驅動器和工作寄存器。 特性 德州儀器Widebus™系列的成員 EPIC™(增強型高性能注入CMOS)工藝 輸入兼容TTL電壓 分布式VCC和GND引腳最大限度地提高高速 開關噪聲 流通式架構優化PCB布局 每個JESD的閂鎖性能超過250 mA 17 ESD保護每個MIL-STD超過2000 V- 883, 方法3015;使用機器型號超過200 V(C = 200 pF,R = 0) 封裝選項包括: 塑料收縮小外形(DL)封裝 < li>薄收縮小外形(DGG)封裝 薄超小外形(DGV)封裝 80-mil精細間距陶瓷扁平(WD)封裝 25密耳的中心間距 參數 與其它產品相比 D 類鎖存器   ...
    發表于 10-10 16:23 ? 113次 閱讀
    SN74AHCT16373 具有三態輸出的 16 位透明 D 類鎖存器
    日韩欧美亚洲一区SWAG
  • <dd id="kgqm6"></dd>
  • <menu id="kgqm6"><tr id="kgqm6"></tr></menu>