日韩欧美亚洲一区SWAG

  • <dd id="kgqm6"></dd>
  • <menu id="kgqm6"><tr id="kgqm6"></tr></menu>
  • 侵權投訴

    vivado約束案例:跨時鐘域路徑分析報告

    電子設計 ? 2020-11-27 11:11 ? 次閱讀

    若要查看跨時鐘域路徑分析報告,可選擇以下內容之一來查看:

    A, Reports > Timing > Report Clock Interaction

    B, Flow Navigator > Synthesis > Report Clock Interaction

    C, Flow Navigator > Implementation > Report Clock Interaction

    D,Tcl command: report_clock_interaction -name clocks_1

    如圖1所示,點擊Synthesis-->Report Clock Interaction.

    圖1 Report Clock Interaction

    跨時鐘域路徑分析報告分析從一個時鐘域(源時鐘)跨越到另一個時鐘域(目標時鐘)的時序路徑??鐣r鐘域路徑分析報告有助于識別可能存在數據丟失或亞穩態問題的情況.

    運行“Report Clock Interaction”命令后,結果將在“時鐘交互”窗口中打開。如下圖2所示,時鐘交互報告顯示為時鐘域矩陣,源時鐘位于垂直軸,目標時鐘位于水平軸。

    圖2 跨時鐘域路徑分析報告

    A,No Path --用黑色框來表示:沒有從源時鐘到目標時鐘的定時路徑。在這種情況下,沒有時鐘交互,也沒有任何報告。

    B,Timed -- 用綠色框來表示:源時鐘和目標時鐘具有同步關系,并安全地被約束在一起。當兩個時鐘具有共同的主時鐘和簡單的周期比時,該狀態由定時引擎確定。

    C,User Ignored Paths--用深藍色框來表示:用戶定義的假路徑或時鐘組約束涵蓋從源時鐘到目標時鐘的所有路徑。

    D,Partial False Path--用淡藍色框來表示:用戶定義的偽路徑約束覆蓋了從源時鐘到目標時鐘的一些時序路徑,其中源時鐘和目標時鐘具有同步關系。

    E,Timed (Unsafe)--用紅色框來表示:源時鐘和目標時鐘具有異步關系。在這種情況下,沒有共同的主時鐘或沒有可擴展的時段。

    F,Partial False Path (Unsafe)--用橘橙色框來表示:此類別與Timed(Unsafe)相同,只是由于偽路徑異常,從源時鐘到目標時鐘的至少一條路徑被忽略。

    G,Max Delay Datapath Only --用紫色框來表示:set_max_delay -datapath_only約束涵蓋從源時鐘到目標時鐘的所有路徑。

    Report_clock_interaction呈現的報告并不是根據時序約束生成的,但是和時序約束有關,它反映出用戶定義的偽路徑。

    例:以wavegen工程為示例,點擊Report Clock Interaction,如圖3所示。

    圖3 wavegen跨時鐘域路徑分析報告

    wavegen跨時鐘域路徑分析報上半部分已經講過,下面來講下半部分,如圖4。

    圖4 時鐘交互報告下半部分內容

    A,ID: 正在顯示的源/目標時鐘對的數字ID。

    B,Source Clock: 路徑源時鐘域。

    C,Destination Clock: 路徑終端的時鐘域。

    D,Edges (WNS):用于計算最大延遲分析(設置/恢復)的最差裕度的時鐘邊緣。

    E,WNS (Worst Negative Slack):為跨越指定時鐘域的各種路徑計算的最差裕度時間。負裕量時間表示路徑違反了所需的建立(或恢復)時間的問題。

    F,TNS (Total Negative Slack):屬于跨越指定時鐘域的路徑的所有端點的最差松弛違規的總和。

    G,Failing Endpoints (TNS): 交叉路徑中的端點數量無法滿足時序要求。違規的總和對應于TNS。

    H,Total Endpoints (TNS):交叉路徑中端點的總數。

    I,Path Req (WNS):定時路徑要求對應于WNS列中報告的路徑。如果兩個時鐘中的至少一個時鐘的上升沿和下降沿都有效,則在任何時鐘對之間可能存在若干路徑要求,或者在兩個時鐘之間的路徑上應用了一些時序異常。本專欄中報告的值并不總是最具挑戰性的要求。

    J,Clock Pair Classification: 提供有關公共節點和時鐘對之間的公共周期的信息。從最高優先級到最低優先級:忽略,虛擬時鐘,無公共時鐘,無公共周期,部分公共節點,無公共節點和清除。

    K,Inter-Clock Constraints: 顯示源時鐘和目標時鐘之間所有路徑的約束摘要。

    編輯:hfy

    收藏 人收藏
    分享:

    評論

    相關推薦

    FPGA開發:Vivado時序波形圖保存和讀取

    如何存儲關鍵數據的方法,屬于規模測試驗證的手段,但對于Verilog的調試過程還不夠直觀,因為無法確....
    的頭像 39度創意研究所 發表于 12-24 11:19 ? 23次 閱讀
    FPGA開發:Vivado時序波形圖保存和讀取

    錯誤時鐘偏移計算導致錯誤時序收斂的解決方案

    描述 本設計咨詢主要介紹一個錯誤的時鐘偏移計算導致錯誤時序收斂的問題。 出現問題的情況: 這可能會影....
    的頭像 39度創意研究所 發表于 12-24 11:16 ? 148次 閱讀
    錯誤時鐘偏移計算導致錯誤時序收斂的解決方案

    vivado tri mode ethernet mac 不產生example design的解決辦法

    vivado tri mode ethernet mac 不產生example design
    發表于 12-24 07:55 ? 0次 閱讀
    vivado tri mode ethernet mac 不產生example design的解決辦法

    基于VIVADO搭建ARM+FPGA系統架構實現軟硬件聯合開發

    上一期,我們重點學習了ZYNQ的PL開發,本期我們側重于進行PS開發的學習。我們將在 VIVADO ....
    的頭像 電子設計 發表于 12-23 16:54 ? 356次 閱讀
    基于VIVADO搭建ARM+FPGA系統架構實現軟硬件聯合開發

    Vivado下頭文件使用注意事項有哪些?

      頭文件主要使用“文件包括”處理,所謂“文件包含”處理是一個源文件可以將另外一個源文件的全部內容包含進來,即將另外的文...
    發表于 12-23 16:47 ? 0次 閱讀
    Vivado下頭文件使用注意事項有哪些?

    基于AXI總線的加法器模塊解決方案

    前面一節我們學會了創建基于AXI總線的IP,但是對于AXI協議各信號的時序還不太了解。這個實驗就是通....
    的頭像 39度創意研究所 發表于 12-23 15:32 ? 224次 閱讀
    基于AXI總線的加法器模塊解決方案

    PYNQ移植ZCU102詳細流程分析

    在goggle上搜zcu102 pynq可以找到一些移植方法的信息 0. Prebuilt PYNQ....
    的頭像 電子設計 發表于 12-23 10:52 ? 72次 閱讀
    PYNQ移植ZCU102詳細流程分析

    業內多位資深人士加入SiTime領導團隊,促進其未來發展

    業內多位資深人士加入SiTime領導團隊,促進其未來發展。 ? ? ? ?據麥姆斯咨詢報道,總部位于....
    的頭像 MEMS 發表于 12-23 09:56 ? 107次 閱讀
    業內多位資深人士加入SiTime領導團隊,促進其未來發展

    簡易時鐘

    發表于 12-21 19:04 ? 101次 閱讀
    簡易時鐘

    PYNQ設計案例:基于HDL語言+Vivado的自定義IP核創建

    作者:Mculover666 1.實驗目的 用HDL語言+Vivado創建一個掛載在AXI總線上的自....
    的頭像 電子設計 發表于 12-21 16:34 ? 401次 閱讀
    PYNQ設計案例:基于HDL語言+Vivado的自定義IP核創建

    探索Vivado HLS設計流,Vivado HLS高層次綜合設計

    作者:Mculover666 1.實驗目的 通過例程探索Vivado HLS設計流 用圖形用戶界面和....
    的頭像 電子設計 發表于 12-21 16:27 ? 333次 閱讀
    探索Vivado HLS設計流,Vivado HLS高層次綜合設計

    【極海APM32F030R8 MINI開發板免費試用】之RTC電子時鐘

    在APM32F030R8芯片內部集成有RTC,該RTC 是一個獨立的 BCD 定時器/計數器,不僅可以支持日歷功能,還具有鬧鐘中斷...
    發表于 12-20 00:14 ? 101次 閱讀
    【極海APM32F030R8 MINI開發板免費試用】之RTC電子時鐘

    時鐘有回溝?什么原因會導致信號波形邊沿的回溝?

    什么原因會導致信號波形邊沿的回溝? 信號傳輸過程中遇到阻抗不連續會產生反射,反射信號疊加在工作電平的....
    發表于 12-18 15:14 ? 209次 閱讀
    時鐘有回溝?什么原因會導致信號波形邊沿的回溝?

    時鐘高次諧波超標的原因及解決辦法

    周期信號由于每個取樣段的頻譜都是一樣的,所以他的頻譜呈離散形,但在各個頻點上呈強大的特點,通常成為窄....
    發表于 12-15 09:32 ? 244次 閱讀
    時鐘高次諧波超標的原因及解決辦法

    請教FPGA通過光纖傳輸時鐘

    有哪位大神知道,FPGA怎么通過光纖傳時鐘
    發表于 12-13 23:22 ? 340次 閱讀
    請教FPGA通過光纖傳輸時鐘

    雅特力科技AT32 MCUDBG結合低功耗使用的一點建議

    MCUDBG的功能理解
    發表于 12-13 16:02 ? 404次 閱讀
    雅特力科技AT32 MCUDBG結合低功耗使用的一點建議

    淺析可提升Vivado編譯效率的增量編譯方法

    增量編譯:使用增量編譯滿足最后時刻 HDL 變動需求,僅針對已變動邏輯進行布局布線,從而可節省時間。
    的頭像 39度創意研究所 發表于 12-13 10:14 ? 511次 閱讀
    淺析可提升Vivado編譯效率的增量編譯方法

    7 eries FPGAs SPI MultiBoot實現方式

    7 Series FPGAs MultiBoot功能指讓FPGA從2個或者多個BIT文件中加載一個B....
    的頭像 電子設計 發表于 12-11 14:58 ? 179次 閱讀
    7 eries FPGAs SPI MultiBoot實現方式

    溫補晶振和熱敏晶振國產替代空間增大,國內廠商正著力這兩項技術

    ? ? 晶振在電子設備中無處不在,是電子線路中時鐘頻率、基準頻率信號不可或缺的基礎元件,譽為電子產品....
    的頭像 旺材芯片 發表于 12-09 09:24 ? 414次 閱讀
    溫補晶振和熱敏晶振國產替代空間增大,國內廠商正著力這兩項技術

    Vivado每個子步驟在綜合之后要分析什么呢?

    Vivado提出了UFDM(UltraFast Design Methodology)設計方法學,其....
    的頭像 Lauren的FPGA 發表于 12-05 09:47 ? 686次 閱讀
    Vivado每個子步驟在綜合之后要分析什么呢?

    基于PFGA的脫離Vivado單獨建仿真環境工程

    做FPGA樣機和做芯片的思路其實是有差異的。為了追求好的性能,節省成本,降低功耗(PPA),芯片設計....
    的頭像 電子設計 發表于 12-03 12:53 ? 438次 閱讀
    基于PFGA的脫離Vivado單獨建仿真環境工程

    請問微控制器在連續接收數據時用作I2C從機時為什么有時鐘拉伸?

    請問當微控制器(MC U)在連續接收數據時用作I2C從機時,I2C_SCL為什么有時鐘拉伸? ...
    發表于 12-01 06:41 ? 0次 閱讀
    請問微控制器在連續接收數據時用作I2C從機時為什么有時鐘拉伸?

    修改BRAM初始化值的避免綜合與實現

    1、引言 以交換機設計為例。在交換機設計前期,轉發表項是固化在交換機內部的(給FPGA片內BRAM初....
    的頭像 39度創意研究所 發表于 11-30 15:37 ? 333次 閱讀
    修改BRAM初始化值的避免綜合與實現

    帶大家一起體驗一下Vivado的ECO流程

    這里帶大家一起體驗一下Vivado 的ECO流程,以vivado自帶的Example Design為....
    的頭像 FPGA之家 發表于 11-29 11:04 ? 256次 閱讀
    帶大家一起體驗一下Vivado的ECO流程

    詳細解析vivado約束時序路徑分析問題

    時序不滿足約束,會導致以下問題: 編譯時間長的令人絕望 運行結果靠運氣時對時錯 導致時序問題的成因及....
    的頭像 電子設計 發表于 11-29 10:34 ? 629次 閱讀
    詳細解析vivado約束時序路徑分析問題

    低功耗實時時鐘集成電路ISL1208的功能特點及應用分析

    ISL1208是Intersil公司的一款低功耗實時時鐘集成電路,為用戶提供了 2個字節的靜態存儲器....
    的頭像 電子設計 發表于 11-29 10:15 ? 387次 閱讀
    低功耗實時時鐘集成電路ISL1208的功能特點及應用分析

    生成zynq裸核啟動文件步驟解析

    通過修改lscript.ld文件中的內容,可以改變在存儲器中的執行位置, 因為ELF文件是加載到DD....
    的頭像 39度創意研究所 發表于 11-26 15:20 ? 442次 閱讀
    生成zynq裸核啟動文件步驟解析

    【vivado學習】典型時序模型的三條時鐘路徑分析

    發起沿(LaunchEdge):數據被launch的時鐘邊沿;也就是說,每一個啟動沿,一般都會產生一....
    的頭像 電子設計 發表于 11-26 14:16 ? 690次 閱讀
    【vivado學習】典型時序模型的三條時鐘路徑分析

    時鐘信號測試有回溝怎么辦?測試點位置與芯片DIE分析

    信號回溝,即波形邊緣的非單調性,是時鐘的大忌,尤其是出現在信號的門限電平范圍內時,由于容易導致誤觸發....
    發表于 11-26 09:58 ? 557次 閱讀
    時鐘信號測試有回溝怎么辦?測試點位置與芯片DIE分析

    時鐘信號回溝與測試點位置有關嗎

    作者:一博科技高速先生自媒體成員 姜杰 信號回溝,即波形邊緣的非單調性,是時鐘的大忌,尤其是出現在信號的門限電平范圍內時,...
    發表于 11-25 19:42 ? 404次 閱讀
    時鐘信號回溝與測試點位置有關嗎

    xilinx FPGA中oddr,idelay的用法詳解

    idelay2中按推薦配置,從DATAIN還是從IDATAIN輸入區別為是內部延時還是從IO輸入,F....
    的頭像 電子設計 發表于 11-25 14:35 ? 804次 閱讀
    xilinx FPGA中oddr,idelay的用法詳解

    淺談Vivado 綜合選項的7種設置

    -flatten_hierarchy full: 綜合時將原始設計打平,只保留頂層層次,執行邊界優化....
    的頭像 電子設計 發表于 11-25 10:28 ? 445次 閱讀
    淺談Vivado 綜合選項的7種設置

    鴻蒙內核源碼分析:時鐘是觸發調度最大的源動力

    時鐘管理模塊很簡單,但卻有內核最重要的代碼段 OsTickHandler(),這是干嘛的,可以理解為....
    發表于 11-24 17:50 ? 67次 閱讀
    鴻蒙內核源碼分析:時鐘是觸發調度最大的源動力

    MIO與EMIO的關系解析 GPIO、MIO、EMIO的區別

    芯片型號:XC7Z010-1CLG400C Vivado版本:2016.1 點亮流水燈,共使用了三種....
    的頭像 39度創意研究所 發表于 11-24 14:32 ? 785次 閱讀
    MIO與EMIO的關系解析 GPIO、MIO、EMIO的區別

    如何擦除固化在FPGA的程序

    在使用Vivado 的SDK進行在線調試時,需要將FPGA的bit文件燒寫到FPGA中,但是在使用S....
    的頭像 39度創意研究所 發表于 11-23 16:00 ? 375次 閱讀
    如何擦除固化在FPGA的程序

    Xilinx FPGA案例學習之Vivado設計綜合約束

    在 Flow Navigator 中點擊設置, 然后選擇Synthesis,或者 selectFlo....
    的頭像 電子設計 發表于 11-23 14:16 ? 793次 閱讀
    Xilinx FPGA案例學習之Vivado設計綜合約束

    用Tcl實現Vivado設計全流程

    設置芯片型號,設置源文件位置,設置生成文件位置,添加設計源文件,流程命令,生成網表文件,設計分析,生....
    的頭像 Lauren的FPGA 發表于 11-20 10:56 ? 331次 閱讀
    用Tcl實現Vivado設計全流程

    Silicon Labs全新時鐘解決方案簡化IEEE 1588系統集成

    Silicon Labs時鐘產品總經理James Wilson表示:“Silicon Labs致力于....
    發表于 11-18 14:35 ? 198次 閱讀
    Silicon Labs全新時鐘解決方案簡化IEEE 1588系統集成

    如何通過一路光纖實現兩個FPGA的時鐘同步?

    眾所周知,兩個開發板之間進行通信,最關鍵的就是要實現時鐘同步,使得接收端能夠準確的讀取接受到的信息。目前要通過一路光纖提...
    發表于 11-17 12:47 ? 831次 閱讀
    如何通過一路光纖實現兩個FPGA的時鐘同步?

    stm32時鐘程序免費下載

    本文件為stm32c8t6的時鐘及鬧鐘程序,有需要參考的,學習的可以下來看看。
    發表于 11-16 14:03 ? 65次 閱讀
    stm32時鐘程序免費下載

    vivado版本升級后,怎么簡單移植軟核。

    將程序從低版本的vivado搬移到高版本的vivado的時,直接在高版本的vivado下升級軟核中的各個IP后,在綜合過程中報錯。在低版本...
    發表于 11-14 20:57 ? 584次 閱讀
    vivado版本升級后,怎么簡單移植軟核。

    如何不建Vivado工程,也能看Device視圖呢

    在FPGA設計與開發中,Device視圖和Package視圖發揮著重要的作用。在Device視圖下:....
    的頭像 Lauren的FPGA 發表于 11-13 18:11 ? 536次 閱讀
    如何不建Vivado工程,也能看Device視圖呢

    SPI編程時,如何理解時鐘相位和時鐘極性

    SPI是單片機外設電路中常用的一種通訊方式,適用于近距離通信,通常用于芯片間的通訊,有四根線。在SP....
    的頭像 嵌入式ARM 發表于 11-12 18:09 ? 426次 閱讀
    SPI編程時,如何理解時鐘相位和時鐘極性

    關于Vivado中三種操作Debug的方式

    Vivado中提供了多種Debug的操作方式,下面就來總結一下: 1. 代碼中例化ILA IP核 第....
    的頭像 39度創意研究所 發表于 11-11 17:07 ? 310次 閱讀
    關于Vivado中三種操作Debug的方式

    時鐘EMI超標的原因及解決辦法

    電子產品多功能化、高速化、小型化的發展,意味著對內部時鐘頻率的要求將越來越高。因為時鐘信號是周期信號....
    發表于 11-11 10:33 ? 452次 閱讀
    時鐘EMI超標的原因及解決辦法

    一個時鐘異步切換原理圖

    首先肯定是在本時鐘域內的clk_en會先變低(invalid),之后才會使得另外時鐘域內的clk_e....
    的頭像 39度創意研究所 發表于 11-10 15:06 ? 222次 閱讀
    一個時鐘異步切換原理圖

    FPGA:狀態機簡述

    本文目錄 前言 狀態機簡介 狀態機分類 Mealy 型狀態機 Moore 型狀態機 狀態機描述 一段....
    的頭像 FPGA開源工作室 發表于 11-05 17:58 ? 495次 閱讀
    FPGA:狀態機簡述

    Vivado HLS和Vitis HLS 兩者之間有什么區別

    Vivado HLS 2020.1將是Vivado HLS的最后一個版本,取而代之的是VitisHL....
    的頭像 Lauren的FPGA 發表于 11-05 17:43 ? 1605次 閱讀
    Vivado HLS和Vitis HLS 兩者之間有什么區別

    Vivado的ECO流程

    通常在設計網表中,需要在基礎上微調邏輯,這樣既無需修改代碼,也無需重新做綜合,在設計調試中可以節省時....
    的頭像 電子發燒友網工程師 發表于 11-04 10:25 ? 320次 閱讀
    Vivado的ECO流程

    為56G/112G SerDes選擇XO/VCXO時鐘參考時的設計考量

    隨著SerDes 速度的增加,參考時鐘所需的 RMS 相位抖動性能隨之減少。在本次網絡研討會上,我們....
    的頭像 SiliconLabs 發表于 11-03 17:13 ? 451次 閱讀
    為56G/112G SerDes選擇XO/VCXO時鐘參考時的設計考量

    Vivado中進行ZYNQ硬件部分設計方案

    ZYNQ概述 ZYNQ內部包含PS和PL兩部分,PS中包含以下4個主要功能模塊: Applicati....
    的頭像 39度創意研究所 發表于 11-03 12:33 ? 825次 閱讀
    Vivado中進行ZYNQ硬件部分設計方案

    verilog模型舉例:利用D觸發器實現時鐘使能

    時鐘使能電路是同步設計的基本電路。在很多設計中,雖然內部不同模塊的處理速度不同,但由于這些時鐘是同源....
    的頭像 39度創意研究所 發表于 11-01 10:16 ? 539次 閱讀
    verilog模型舉例:利用D觸發器實現時鐘使能

    一起體驗Vivado 的ECO流程

    作者:Hong Han,來源:賽靈思中文社區論壇 有時我們需要在設計網表的基礎上微調一下邏輯,這樣可....
    的頭像 FPGA開發圈 發表于 10-26 09:45 ? 575次 閱讀
    一起體驗Vivado 的ECO流程

    選擇虛擬主參考時鐘——確保精度、準確性和安全性

    虛擬主參考時鐘(vPRTC)是一種基于高安全性受保護網絡的計時架構的全新概念,旨在滿足現代關鍵基礎設....
    的頭像 Microchip微芯 發表于 10-22 16:24 ? 444次 閱讀
    選擇虛擬主參考時鐘——確保精度、準確性和安全性

    如何用Tcl實現Vivado設計流程介紹

    Vivado有兩種工作模式:project模式和non-project模式。這兩種模式都可以借助Vi....
    的頭像 Lauren的FPGA 發表于 10-21 10:58 ? 401次 閱讀
    如何用Tcl實現Vivado設計流程介紹

    FPGA控制RGMII接口PHY芯片88E1512網絡通信

    一、前言 網絡通信中的PHY芯片接口種類有很多,之前接觸過GMII接口的PHY芯片RTL8211EG....
    發表于 10-15 04:15 ? 1145次 閱讀
    FPGA控制RGMII接口PHY芯片88E1512網絡通信

    通過HLS封裝一個移位流水燈的程序案例

    當我們安裝好Vivado 的時候,也同時裝好了Vivado HLS.。 這是個什么東西?我就有一種想....
    的頭像 39度創意研究所 發表于 10-14 15:17 ? 867次 閱讀
    通過HLS封裝一個移位流水燈的程序案例

    組合邏輯生成的時鐘有哪些危害

    組合邏輯生成的時鐘,在FPGA設計中應該避免,尤其是該時鐘扇出很大或者時鐘頻率較高,即便是該時鐘通過....
    的頭像 Lauren的FPGA 發表于 10-10 10:28 ? 447次 閱讀
    組合邏輯生成的時鐘有哪些危害

    關于FEOL、BEOL和MOL的創新方案及通往1nm技術節點的可能途徑

    雖然芯片制造商正在推進技術的發展,但是在前道工序(front-end-of-line :FEOL)中....
    的頭像 旺材芯片 發表于 10-10 10:06 ? 1249次 閱讀
    關于FEOL、BEOL和MOL的創新方案及通往1nm技術節點的可能途徑

    PCB設計之五個EMI設計指南

    下文是硬件工程師在PCB設計早期容易忽略,卻很有用的幾個EMI設計指南,這些指南也在一些權威書刊中常....
    的頭像 韜略科技EMC 發表于 10-09 09:54 ? 462次 閱讀
    PCB設計之五個EMI設計指南

    TLC555M 低功耗 LinCMOS

    與其它產品相比?計時器 ? Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) ? var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','參數變化','#parametrics',link); TLC555M 2.1 ? ? 2 ? ? 15 ? ? 250 ? ? Military ? ? -55 to 125 ? ? CDIP LCCC ? ? See datasheet (CDIP) 20LCCC: 79 mm2: 8.89 x 8.89(LCCC) ? ? 無樣片...
    發表于 11-02 19:02 ? 290次 閱讀
    TLC555M 低功耗 LinCMOS

    SE556 雙精度定時器

    與其它產品相比?計時器 ? Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) ? var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','參數變化','#parametrics',link); SE556 NA556 NE556 SA556 0.1 ? ? 0.1 ? ? 0.1 ? ? 0.1 ? ? 4.5 ? ? 4.5 ? ? 4.5 ? ? 4.5 ? ? 16 ? ? 16 ? ? 16 ? ? 16 ? ? 2000 ? ? 4000 ? ? 4000 ? ? 4000 ? ? Military ? ? Catalog ? ? Catalog ? ? Catalog ? ? -55 to 125 ? ? -40 to 105 ? ? 0 to 70 ? ? -40 to 85 ? ? CDIP ? ? PDIP SOIC ? ? PDIP SO SOIC SSOP ? ? PDIP ? ? See datasheet (CDIP) ? ? See datasheet (PDIP) 14SOIC: 52 mm2: 6 x 8.65(SOIC) ? ? See datasheet (PDIP) 14...
    發表于 11-02 19:02 ? 616次 閱讀
    SE556 雙精度定時器

    TLC556M 低功耗雙路 LinCMOS

    TLC556系列是使用TI LinCMOS TM 工藝制造的單片時序電路,可提供與CMOS,TTL和MOS邏輯,工作頻率高達2MHz。由于輸入阻抗高,使用比NE556更小,更便宜的定時電容可以實現精確的時間延遲和振蕩。在整個電源電壓范圍內功耗都很低。 與NE556類似,TLC556的觸發電平約為電源電壓的三分之一,而 的閾值電平約為電源電壓的三分之二??梢酝ㄟ^使用控制電壓端子來改變這些電平。當觸發輸入低于觸發電平時,觸發器置位,輸出變為高電平。如果觸發輸入高于觸發電平且閾值輸入高于閾值電平,則觸發器復位且輸出為低電平。復位輸入可以覆蓋所有其他輸入,并可用于啟動新的時序周期。如果復位輸入為低電平,則觸發器復位,輸出為低電平。只要輸出低,就在放電端子和地之間提供低阻抗路徑。 雖然CMOS輸出能夠吸收超過100 mA的電流并且輸出電流超過10 mA,但TLC556在輸出轉換期間顯示出大大減少的電源電流尖峰。這最大限度地減少了對NE556所需的大型去耦電容的需求。 這些設備具有內部靜電放電(ESD)保護電路,可在MIL-STD-883C,方法3015下測試,防止電壓高達2000 V的災難性故障。但是,在處理這些設備時應小心謹慎。器件...
    發表于 11-02 19:01 ? 213次 閱讀
    TLC556M 低功耗雙路 LinCMOS

    CDCLVP111-SP CDCLVP111-SP 具有可選輸入時鐘驅動器的低電壓 1:10 LVPECL

    CDCLVP111-SP時鐘驅動器能夠以最低時鐘分配偏移將LVPECL輸入的一對差分時鐘(CLK0和CLK1)分配至十對差分LVPECL時鐘(Q0和Q9)輸出.CDCLVP111-SP可接受兩個時鐘源傳入一個輸入多路復用器.CDCLVP111-SP專為驅動50Ω傳輸線路而設計。當一個輸出引腳不被使用時,建議將其保持在開態態以減少功耗。如果只使用差分對中的輸出引腳中的一個,那么其它輸出引腳必須被同樣地端接至50Ω。 如果要求單端輸入運行,V BB 基準電壓輸出被使用。在這種情況下,V BB 引腳應該被連接至 CLK0 并且一個10nF電容器旁通至接地(GND)。 如需實現高速性能,強烈建議采用差分模式。 CDCLVP111-SP的額定工作溫度范圍為-55°C至125°C。 特性 將一個差分時鐘輸入對LVPECL分配至10個差分LVPECL 與低壓發射器耦合邏輯(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的寬電源電壓范圍 通過CLK_SEL可選擇時鐘輸入 低輸出偏移(典型值為15ps),適用于時鐘分配應用 額外抖動少于1ps 傳播延遲少于355ps 開輸入缺省狀態 兼容低壓差分信令(LVDS),電流模式邏輯(CML)和短截線...
    發表于 11-02 19:01 ? 129次 閱讀
    CDCLVP111-SP CDCLVP111-SP 具有可選輸入時鐘驅動器的低電壓 1:10 LVPECL

    CDCLVP111-EP 具有可選輸入的 1:10 LVPECL 緩沖器

    CDCLVP111時鐘驅動器使用最小的時分偏斜將LVPECL輸入的一個差分時鐘對(CLK0,CLK1)分頻為差分LVPECL時鐘(Q0,Q9) CDCLVP111專用設計用于驅動器50Ω傳輸線路。當一個輸出引腳不被使用時,建議將其保持在開狀態以減少功耗。如果只使用差分對中的輸出引腳中的一個,那么其它輸出引腳必須被同樣地端接至50Ω。 如果要求單端輸入運行,V BB 基準電壓輸出被使用。在這種情況下,V BB 引腳應該被連接至 CLK0 并由一個10nF電容器旁通至接地(GND)。 然而,要實現高達3.5GHz的高速性能,強烈建議使用差分模式。 CDCLVP111額定工作溫度范圍是 - 55°C至125°C。 特性 將一個差分時鐘輸入對LVPECL分配至10個差分LVPECL 與低壓發射器耦合邏輯(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的寬電源電壓范圍 通過CLK_SEL可選擇時鐘輸入 針對時分應用的低輸出偏斜(典型值15ps) 額外抖動少于1ps 傳播延遲少于355ps 開輸入缺省狀態 低壓差分信令(LVDS),電流模式邏輯(CML),短截線串聯端接邏輯(SSTL)輸入兼容 針對單端計時的V BB < /sub>基準電壓輸...
    發表于 11-02 19:01 ? 106次 閱讀
    CDCLVP111-EP 具有可選輸入的 1:10 LVPECL 緩沖器

    CDCM7005-SP 3.3V 高性能抗輻射 V 類時鐘同步器和抖動消除器

    CDCM7005-SP是一款高性能,低相位噪聲和低偏移時鐘同步器,可同步VCXO(壓控晶體振蕩器)或VCO(電壓)受控振蕩器)頻率到兩個參考時鐘之一??删幊填A分頻器M和反饋分頻器N和P為參考時鐘與VC(X)O的頻率比提供高度靈活性,如VC(X)O_IN /PRI_REF =(N×P)/M或VC (X)O_IN /SEC_REF =(N×P)/M。 VC(X)O_IN時鐘工作頻率高達2 GHz。通過選擇外部VC(X)O和環路濾波器組件,可以調整PLL環路帶寬和阻尼系數,以滿足不同的系統要求。 CDCM7005-SP可以鎖定兩個參考時鐘之一輸入(PRI_REF和SEC_REF),支持頻率保持模式和快速頻率鎖定,可實現故障安全和增加系統冗余。 CDCM7005-SP的輸出是用戶可定義的,可以是最多五個LVPECL輸出或多達10個LVCMOS輸出的任意組合。 LVCMOS輸出成對排列(Y0A:Y0B,Y1A:Y1B,Ω),因此每對具有相同的頻率。但每個輸出可以單獨反轉和禁用。內置同步鎖存器確保所有輸出均為低輸出偏移同步。 所有器件設置,如輸出信號,分頻器值,輸入選擇等等,均可通過SPI(3線串行)進行編程外圍接口)。 SPI允許單...
    發表于 11-02 19:01 ? 186次 閱讀
    CDCM7005-SP 3.3V 高性能抗輻射 V 類時鐘同步器和抖動消除器

    CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能時鐘緩沖器

    CDCVF2310是一款運行頻率高達200MHz的高性能,低偏斜時鐘緩沖器。五個輸出的兩個組中的每一個組提供CLK的低偏斜副本。加電后,無論控制引腳的狀態如何,輸出的缺省狀態為低電平。對于正常運行,當控制引腳(分別為1G或2G)被保持在低電平并且在CLK輸入上檢測到一個負時鐘邊沿時,組1Y [0:4]或2Y [0:4]的輸出可被置于低電平狀態。當控制引腳(1G和2G)被保持在高電平并且在CLK輸入上檢測到一個負時鐘邊沿時,組1Y [0:4]或2Y [0:4]的輸出可被切換至緩沖器模式。此器件運行在一個 2.5V和3.3V環境中。內置的輸出使能毛刺脈沖抑制可確保一個已同步的輸出使能序列以分配完全周期時鐘信號。 CDCVF2310運行溫度范圍為-55°C至125° C。 特性 高性能1:10時鐘驅動器 在V DD 為3.3V時,運行頻率高達200MHz 在V DD 為3.3V時,引腳到引腳偏斜小于100ps V DD 范圍:2.3V至3.6V 輸出使能毛刺脈沖抑制 將一個時鐘輸入分頻至五個輸出的兩個組 25Ω片載串聯阻尼電阻器 采用24引腳薄型小尺寸封裝(TSSOP) 參數 與其它產品相比?時鐘緩沖器 ? Additive RMS Jitter (Typ) (fs) Output Fr...
    發表于 11-02 19:01 ? 98次 閱讀
    CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能時鐘緩沖器

    LM555QML Timer

    LM555是一款高度穩定的器件,用于產生精確的時間延遲或振蕩。如果需要,提供附加端子用于觸發或重置。在延時工作模式下,時間由一個外部電阻和電容精確控制。對于作為振蕩器的非穩態操作,可通過兩個外部電阻和一個電容精確控制自由運行頻率和占空比。電路可以在下降波形上觸發和復位,輸出電路可以提供或吸收高達200mA的電流或驅動TTL電路。 特性 SE555 /NE555的直接替換 從微秒到小時的時間 在兩個Astable中運行和單穩態模式 可調節占空比 輸出可以輸出或吸收200 mA 輸出和電源TTL兼容 溫度穩定性優于0.005%/°C 正常開啟和正常關閉輸出 所有商標均為其各自所有者的財產。 參數 與其它產品相比?計時器 ? Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) ? var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','參數變化','#parametrics',link); LM555QML ...
    發表于 11-02 19:01 ? 184次 閱讀
    LM555QML Timer

    SE555-SP QML V 類精密定時器

    SE555是一款能夠產生精確時間延遲或振蕩的精密定時電路。在延時或單穩態工作模式下,定時間隔由單個外部電阻和電容網絡控制。在非穩態工作模式下,頻率和占空比可以通過兩個外部電阻和一個外部電容獨立控制。 閾值和觸發電平通常分別為三分之二和三分之一, of V CC ??梢酝ㄟ^使用控制電壓端子來改變這些電平。當觸發輸入低于觸發電平時,觸發器置位,輸出變高。如果觸發輸入高于觸發電平且閾值輸入高于閾值電平,則觸發器復位且輸出為低電平。復位(RESET)輸入可以覆蓋所有其他輸入,并可用于啟動新的時序周期。當RESET變為低電平時,觸發器復位,輸出變為低電平。當輸出為低電平時,在放電(DISCH)和地之間提供低阻抗路徑。 輸出電路能夠吸收或提供高達100 mA的電流。 4.5 V至16.5 V電源的工作條件。采用5 V電源時,輸出電平與TTL輸入兼容。 特性 從微秒到小時的時間 穩定或單穩態操作 可調節占空比 TTL兼容輸出可以接收或輸出高達100 mA QML-V合格,SMD 5962-98555 軍用溫度范圍(?? 55°C至125°C °C) 耐輻射:25 kRad(Si)TID (1) (1) 輻射耐受性是基于初始設備鑒定的典型值,劑量率=...
    發表于 11-02 19:01 ? 240次 閱讀
    SE555-SP QML V 類精密定時器

    CDC2351-EP 具有三態輸出的增強型產品 1 線路至 10 線路時鐘驅動器

    CDC2351是一款高性能時鐘驅動器電路,可將一個輸入(A)分配到10個輸出(Y),時鐘分配的偏差最小。輸出使能(OE)\輸入禁止輸出進入高阻態。每個輸出都有一個內部串聯阻尼電阻,以改善負載的信號完整性。 CDC2351工作在標稱3.3 V V CC 。 傳輸延遲在出廠時使用P0和P1引腳進行調整。工廠調整可確保零件到零件的偏斜最小化并保持在指定的窗口內。引腳P0和P1不適合客戶使用,應連接到GND。 CDC2351M的特點是可在55°C至125°C的整個軍用溫度范圍內工作。 特性 受控基線 一個裝配/測試現場,一個制造現場 55°C至125°C的擴展溫度性能 增強的減少制造源(DMS)支持 增強產品更改通知 資格譜系 用于時鐘分配和時鐘的低輸出偏移,低脈沖偏移 - 生成應用 在3.3VV CC LVTTL兼容輸入和輸出下工作 支持混合模式信號操作(具有3.3VV CC的5V輸入和輸出電壓) 將一個時鐘輸入分配給10個輸出 輸出具有內部串聯阻尼電阻以減少傳輸線路效果 分布式V CC 和接地引腳降低開關噪聲 最先進的EPIC-IIB ?? BiCMOS設計顯著降低功耗 收縮小外形(DB)封裝 符合JEDEC和行業標準的元件認證,確保在...
    發表于 11-02 19:01 ? 101次 閱讀
    CDC2351-EP 具有三態輸出的增強型產品 1 線路至 10 線路時鐘驅動器

    CDCV304-EP 通用和 PCI-X 1:4 時鐘緩沖器

    CDCV304是一款高性能,低偏斜,通用PCI-X兼容型時鐘緩沖器。它分配一個輸入時鐘信號(CLKIN)至輸出時鐘(1Y [0:3])。它專為與PCI-X應用一起使用而設計.CDCV304運行在3.3 V和2.5 V電源電壓上,因此此器件與3.3-V PCI-X規范兼容。 CDCV304額定運行溫度介于-40°C至105°C之間。 特性 通用且PCI-X 1:4時鐘緩沖器 運行頻率 0 MHz至200 MHz通用 低輸出偏斜:&lt; 100 ps 分配一個時鐘輸入至一組四個輸出 當輸出使能引腳(OE)為低電平時,驅動輸出的輸出使能控制為低電平 由3.3-V或者2.5-V單電源供電運行 < li>符合PCI-X標準 8-引腳薄型小尺寸(TSSOP)封裝 參數 與其它產品相比?時鐘緩沖器 ? Additive RMS Jitter (Typ) (fs) Output Frequency (Max) (MHz) Input Level Number of Outputs Output Level VCC (V) VCC Out (V) Input Frequency (Max) (MHz) Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) Rating ? var link = "zh_CN_folder_p_quick_...
    發表于 11-02 19:00 ? 129次 閱讀
    CDCV304-EP 通用和 PCI-X 1:4 時鐘緩沖器

    SE555M 精密定時器

    這些器件是精密定時電路,能夠產生精確的時間延遲或振蕩。在延時或單穩態工作模式下,定時間隔由單個外部電阻和電容網絡控制。在a-stable工作模式下,頻率和占空比可以通過兩個外部電阻和一個外部電容獨立控制。 閾值和觸發電平通常為三分之二和三分之一,分別為V CC ??梢酝ㄟ^使用控制電壓端子來改變這些電平。當觸發輸入低于觸發電平時,觸發器置位,輸出變高。如果觸發輸入高于觸發電平且閾值輸入高于閾值電平,則觸發器復位且輸出為低電平。復位(RESET)輸入可以覆蓋所有其他輸入,并可用于啟動新的時序周期。當RESET變為低電平時,觸發器復位,輸出變為低電平。當輸出為低電平時,在放電(DISCH)和地之間提供低阻抗路徑。 輸出電路能夠吸收或提供高達200 mA的電流。工作電壓指定為5 V至15 V電源。使用5 V電源時,輸出電平與TTL輸入兼容。 特性 從微秒到小時的時間 穩定或單穩態操作 可調節占空比 TTL兼容輸出可以接收或輸出高達200 mA 在符合MIL-PRF-38535的產品上,除非另有說明,否則所有參數均經過測試。在所有其他產品上,生產加工不一定包括所有參數的測試。 參數 與其它產品相比?計時器 ? F...
    發表于 11-02 19:00 ? 570次 閱讀
    SE555M 精密定時器

    SN74SSTV32852 具有 SSTL_2 輸入和輸出的 24 位至 48 位寄存緩沖器

    這個24位到48位的寄存器緩沖區設計用于2.3 V至2.7 VV CC 操作。 除LVCMOS復位(RESET)\輸入外,所有輸入均為SSTL_2。所有輸出均為SSTL_2,Class II兼容。 SN74SSTV32852采用差分時鐘(CLK和CLK \)工作。數據在CLK高電平和CLK電平低電平交叉點處注冊。 該器件支持低功耗待機操作。當RESET \為低電平時,差分輸入接收器被禁用,并且允許未驅動(浮動)數據,時鐘和參考電壓(V REF )輸入。此外,當RESET \為低電平時,所有寄存器都會復位,所有輸出都被強制為低電平。 LVCMOS RESET \輸入始終必須保持在有效的邏輯高電平或低電平。 為確保在提供穩定時鐘之前寄存器定義的輸出,RESET \必須保持在低電平狀態。加電。 特性 德州儀器廣播公司的成員?系列 1對2輸出支持堆疊DDR DIMM 支持SSTL_2數據輸入 輸出符合SSTL_2 II類規格 差分時鐘(CLK和CLK \)輸入 支持RESET \輸入上的LVCMOS切換電平 RESET \輸入禁用差分輸入接收器,重置所有寄存器,并強制所有輸出低 引腳分配優化DIMM PCB布局 每個DIMM需要一個設備 每個JE...
    發表于 11-02 18:55 ? 45次 閱讀
    SN74SSTV32852 具有 SSTL_2 輸入和輸出的 24 位至 48 位寄存緩沖器
    日韩欧美亚洲一区SWAG
  • <dd id="kgqm6"></dd>
  • <menu id="kgqm6"><tr id="kgqm6"></tr></menu>