日韩欧美亚洲一区SWAG

  • <dd id="kgqm6"></dd>
  • <menu id="kgqm6"><tr id="kgqm6"></tr></menu>
  • 侵權投訴

    ZYNQ常用外設設計:malloc與memcpy的使用方法

    電子設計 ? 2020-11-27 12:18 ? 次閱讀

    作者:Wilson Qiu,Xilinx工程師

    ZYNQ對Memory的操作

    參考工程見“ZYBO_Memory_GPIO_Interrupt_demo.xpr”。

    ZYNQ有專用的DDR Controller接口,如果外部硬件連接了DDR器件,于是在ZYNQ Processing System中正確配置了相應的信號和參數后,DDR就可以成為ZYNQ的內存,在SDK中可以直接使用memcpy、memset以及類似的函數對于Memory空間進行操作。

    Step1:查看ZYBO的原理圖,找到相應的配置。ZYBO原理圖中與DDR相關的部分如圖 49所示。

    圖 49

    于是得到兩個信息,第一個所使用的芯片是MT41J128M16JT-125,第二個是兩片DDR3顆粒是通過位拼接完成的,也就是數據位寬為32bit。

    Step2:在Block Design中對DDR部分的參數進行配置。

    圖 50

    Step3:完成Block Design設計,產生Bitstream,導入SDK。

    圖 51

    Step4:在SDK中編寫Memory測試代碼。

    #include 
    #include 
    #include "platform.h"
    #include "xil_printf.h"
    #include "xil_types.h"
    #include "xil_io.h"
    int main()
    {
        u32 test_src[100];
        int i;
        int readback;
     
        init_platform();
        u32 *result = (u32*) malloc(sizeof(u32) * 100);
     
        if (result) {
           memset(result, 0, sizeof(u32) * 100);
        } else {
           return 0;
        }
     
        for(i=0;i<99;i++)
        {
           test_src[i]=i;
        }
     
       memcpy(result,test_src,100 * sizeof(u32));
     
        for(i=0;i<100;i++)
        {
           readback = Xil_In32(result+i);
    

    其中特別需要學習的就是malloc與memcpy的使用方法。

    ZYNQ中MIO/EMIO GPIO的使用

    參考工程見“ZYBO_Memory_GPIO_Interrupt_demo.xpr”。

    MIO是PS端的外部引腳,共有54個;EMIO是PL端的外部引腳,共有64個。ZYNQ支持通過配置將PS的控制器信號通過EMIO輸出,例如PS自帶的UART Controller,如果正常選擇引腳只能選擇MIO引腳輸出,但是通過設置可以選擇連接到EMIO引腳。同時EMIO引腳也可以作為PS端的擴展引腳,即經過擴展PS一共可以控制118個引腳。

    該例程演示將4個EMIO設置為PS的擴展引腳,這4個EMIO連接著LED。于是,與“將用戶邏輯設計封裝成IP”中的實驗相比,同樣是控制外部4個LED,就不需要另外設計一個邏輯模塊,并封裝成IP作為PS的外設了,可以直接通過SDK的程序進行控制。

    注意:

    1. 用于擴展GPIO的EMIO和用于擴展外設的EMIO是完全獨立的,GPIO的EMIO共有64個,由2個bank組成,如圖 52所示。

    圖 52

    2. EMIO的內部排序按照EMIO54、EMIO55... ... EMIO117,以此類推。有了EMIO的編號之后就與內部控制EMIO的寄存器一一對應;而EMIO在外部與外部引腳的對應關系又是可以通過管腳約束進行更改的。于是可以得出:不能通過EMIO的外部引腳的關系確定其內部寄存器的地址。工具對于EMIO GPIO的連接關系是按照從EMIO54開始依次向上排列。

    Step1:在Block Design中加入ZYNQ7 Processing System,在ZYNQ7 Processing System配置中添加EMIO GPIO,如圖 53所示。通過設置EMIO GPIO Width來選擇擴展EMIO GPIO的個數,此時就完成了與內部寄存器之間的對應關系,規則就是從EMIO54開始向上排列。

    圖 53

    Step2:將ZYNQ的EMIO連接到外部引腳。右擊生成的GPIO信號,點擊Make External。

    圖 54

    Step3:約束EMIO與外部引腳Pad的對應關系以及EMIO的電平標準。

    方法有兩種:

    第一種是通過XDC約束文件進行約束,需要先將Block Design生成HDL Wrapper,這樣才能知道其引腳名稱。

    圖 55

    第二種方法就是Open Elaborated Design,在GUI中設置電平和引腳。

    圖 56

    Step4:完成Block Design的綜合、實現、生成Bitstream并導入SDK。

    Step5:SDK中完成代碼的編寫,EMIO的代碼編寫需要包含的庫文件是"xgpiops.h"。

    #include "xgpiops.h"
    static XGpioPs emio;
    #define EMIO_54   54
    #define EMIO_55   55
    #define EMIO_56   56
    #define EMIO_57   57
    
    int main()
    {
        //定義GPIOPS型指針,用于初始化時綁定硬件
        XGpioPs_Config *ConfigPtrPS;
        init_platform();
        //初始化GPIOPS,將ConfigPtrPS與硬件綁定
        ConfigPtrPS = XGpioPs_LookupConfig(0);
           XGpioPs_CfgInitialize(&emio, ConfigPtrPS,
                         ConfigPtrPS- > BaseAddr);
           //設置EMIO的方向,并使能EMIO
            XGpioPs_SetDirectionPin(&emio, EMIO_54, 1);
            XGpioPs_SetOutputEnablePin(&emio, EMIO_54, 1);
            XGpioPs_SetDirectionPin(&emio, EMIO_55, 1);
            XGpioPs_SetOutputEnablePin(&emio, EMIO_55, 1);
            XGpioPs_SetDirectionPin(&emio, EMIO_56, 1);
            XGpioPs_SetOutputEnablePin(&emio, EMIO_56, 1);
            XGpioPs_SetDirectionPin(&emio, EMIO_57, 1);
            XGpioPs_SetOutputEnablePin(&emio, EMIO_57, 1);
     
          while(1)
          {
           // 向EMIO寫入數據,即驅動EMIO引腳
          XGpioPs_WritePin(&emio, EMIO_54, 0x0);
          XGpioPs_WritePin(&emio, EMIO_55, 0x0);
          XGpioPs_WritePin(&emio, EMIO_56, 0x0);
          XGpioPs_WritePin(&emio, EMIO_57, 0x0);
           usleep(200000);
          XGpioPs_WritePin(&emio, EMIO_54, 0x1);
          XGpioPs_WritePin(&emio, EMIO_55, 0x1);
          XGpioPs_WritePin(&emio, EMIO_56, 0x1);
          XGpioPs_WritePin(&emio, EMIO_57, 0x1);
           usleep(200000);
          }
    
        cleanup_platform();
        return 0;
    }

    Step6:如果需要將EMIO作為輸入端口,只需要將IO的方向設置為input。對于IO,作為輸出的時候需要Enable,但是作為輸入是永遠使能的,不需要額外的Enable。具體代碼如圖 57所示。

    圖 57

    補充說明:

    MIO和EMIO都屬于PS的GPIO,用于指示的變量類型為XGpioPs;而使用AXI_GPIO外設的GPIO,由于是屬于PL的,所以指示這些IO的變量類型為XGpio。

    MIO和EMIO的控制對于SDK是完全相同的,其地址偏移量也是排在一起的,MIO從0排到53,EMIO接著從54開始。示例代碼中顯示的是EMIO作為輸出和MIO作為輸入,只需要將引腳編號的宏定義改為需要的MIO或者EMIO編號即可使用。

    在硬件配置時MIO的配置方法與EMIO有所不同,EMIO的配置如圖 53所示。而MIO由于不像EMIO,外部管腳是確定的,所以可以在ZYNQ7 Processing System配置時同時完成屬性以及電平的設置,如圖 58所示。

    圖 58

    ZYNQ中Interrupt使用

    參考工程見“ZYBO_Memory_GPIO_Interrupt_demo.xpr”。

    ZYNQ中的中斷管理是通過Generic Interrupt Controller(GIC)完成的。

    任何的中斷功能都需要兩步,第一步是配置相應的中斷,第二步是設置中斷觸發之后的服務函數。

    配置相應中斷分以下幾個步驟:

    1. 使能相應的功能,例如GPIO中斷需要首先使能和配置GPIO;Timer中斷需要首先使能和配置Timer;

    圖 59

    2. 初始化并配置使能GIC,還要使能異常處理。第1步中的操作對于每個中斷源來說都不相同,但是這一步的配置對于不同中斷源而言是類似的。不同之處在于有一個參數:中斷ID,即例子中的52是變化的,52是GPIO的中斷號,其他中端需要使用不同的ID。該值可以在UG585中斷的相關章節查詢到,如圖 61所示。

    另一個區別就是XScuGic_Connect時的服務子函數不同。

    圖 60

    圖 61

    3. 編寫中斷服務函數,需要注意的是進入服務函數后首先需要禁止中斷,保證在處理中斷時不會再次因觸發中斷而程序跳轉;另外就是需要清除中斷標志位,否則會不斷觸發中斷。

    圖 62

    源代碼見附件。

    ZYNQ CPU內部任何有定時器,在Vivado的ZYNQ配置中無需任何操作就可以在SDK中直接使用。與GPIO中斷類似,Timer的中斷也包含相同的幾步操作,下面給出各個階段的代碼片段,完整代碼見附件。

    1. 初始化Timer。

    圖 63

    2. 初始化GIC,設置中斷服務函數入口。

    圖 64

    3. 配置Timer工作模式,導入計數初值,使能中斷。

    圖 65

    4. 編寫中斷服務函數,進入中斷后首先Disable中斷,清楚中斷標志位;然后進行中斷處理;退出中斷服務函數前重新使能中斷。

    圖 66

    Appendix 1: 配套工程

    編輯:hfy

    收藏 人收藏
    分享:

    評論

    相關推薦

    Xilinx ZYNQ UltraScale+四大系列概覽

    作者:Hello,Panda Zynq UltraScale+MPSoC是Xilinx推出的第二代多....
    的頭像 39度創意研究所 發表于 12-17 10:53 ? 264次 閱讀
    Xilinx ZYNQ UltraScale+四大系列概覽

    ZYNQ板卡的主要技術指標和軟件內容

    基于ZYNQ XC7Z035+ADS5474的2路400Msps AD采集處理板卡...
    發表于 12-15 07:26 ? 0次 閱讀
    ZYNQ板卡的主要技術指標和軟件內容

    ZYNQ Linux操作系統移植四個部分說明文檔

    一、組成 ZYNQ上面移植Linux操作系統包括四個部分,uboot,devicetree,kern....
    的頭像 電子設計 發表于 12-14 14:59 ? 435次 閱讀
    ZYNQ Linux操作系統移植四個部分說明文檔

    DDR5最大優勢是容量而非速度

    DDR4內存條的價格已經很便宜了,2021年就會有DDR5內存上市了,雖然初期主要面向數據中心市場,....
    的頭像 璟琰乀 發表于 12-12 10:35 ? 248次 閱讀
    DDR5最大優勢是容量而非速度

    AD9361+ ZYNQ軟件無線電平臺搭建實例

    TLZ7xH-EVM評估板接口資源豐富,引出雙路千兆網口、四路SFP+光口、雙路CameraLink....
    發表于 12-10 11:47 ? 231次 閱讀
    AD9361+ ZYNQ軟件無線電平臺搭建實例

    zynq-7000 SoC產品選型指南

    zynq-7000 SoC產品選型指南
    發表于 12-09 16:15 ? 35次 閱讀
    zynq-7000 SoC產品選型指南

    創建一個ZYNQ的工程和配置的詳細步驟

    新建工程 1. 打開vivado2017.4,在出現的對話框中選擇創建一個工程,如圖所示。這一步是為....
    的頭像 電子設計 發表于 12-09 15:48 ? 452次 閱讀
    創建一個ZYNQ的工程和配置的詳細步驟

    memcpy函數實現及其優化

    函數原型void * memcpy ( void * destination, const void....
    發表于 12-09 14:25 ? 77次 閱讀
    memcpy函數實現及其優化

    ZYNQ開發案例:GPIO的結構體系及使用案例

    GPIO的結構體系 zynq的GPIO,分為兩種,MIO(multiuse I/O)和EMIO(ex....
    的頭像 電子設計 發表于 12-09 11:41 ? 441次 閱讀
    ZYNQ開發案例:GPIO的結構體系及使用案例

    基于Zynq UltraScale+ 的自動體外除顫器

    一款典型 AED 的簡化架構可能具有內建的 SVGA 分辨率顯示器、一個觸摸屏人機界面和一個連接至高....
    的頭像 39度創意研究所 發表于 12-09 09:44 ? 175次 閱讀
    基于Zynq UltraScale+ 的自動體外除顫器

    基于MYC-C7Z020 CPU 模塊的MYD-C7Z010 開發板應用

    MYD-C7Z020 開發板的構建基于 MYC-C7Z020 CPU 模塊,該模塊是一款基于 ZYN....
    的頭像 39度創意研究所 發表于 12-08 16:30 ? 176次 閱讀
    基于MYC-C7Z020 CPU 模塊的MYD-C7Z010 開發板應用

    如何才能解決DDR電路電磁輻射

    在設計帶有 DDR 的主板時,設計 PCB 最難的莫過于 DDR 信號走線的設計。好的設計走線,可以....
    發表于 12-08 16:12 ? 14次 閱讀
    如何才能解決DDR電路電磁輻射

    關于四層板PCB設計阻抗匹配的要求和建議

    最近設計了一塊四層板pcb,因為是高速電路,有阻抗匹配的要求,所以在發給pcb板廠打樣時,特定指定了....
    的頭像 PCB線路板打樣 發表于 12-07 12:08 ? 398次 閱讀
    關于四層板PCB設計阻抗匹配的要求和建議

    ZYNQ開發雙核運行原理及過程

    ZYNQ是一個可擴展平臺,就是有FPGA作為外設的A9雙核處理器,它的啟動流程與FPGA完全不同,而....
    的頭像 39度創意研究所 發表于 12-05 10:48 ? 365次 閱讀
    ZYNQ開發雙核運行原理及過程

    ZYNQ開發案例之ZYNQ的UART加載

    加載方法 ZYNQ的啟動鏡像是由FSBL程序(bootloader),PL配置文件(硬件比特流文件)....
    的頭像 39度創意研究所 發表于 12-05 10:15 ? 506次 閱讀
    ZYNQ開發案例之ZYNQ的UART加載

    Xilinx zynq AXI總線全面解讀

    AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一種總....
    的頭像 電子設計 發表于 12-04 12:22 ? 488次 閱讀
     Xilinx zynq AXI總線全面解讀

    【地表最強,宇宙首發】C6678+Zynq-7045評估板!

    如果說TMS320C6678與Kintex-7進行搭配的DSP+FPGA架構堪稱經典中的經典,那么T....
    發表于 12-03 11:56 ? 344次 閱讀
    【地表最強,宇宙首發】C6678+Zynq-7045評估板!

    嘉合勁威將在2021年率先實現DDR5內存量產

    擁有光威和阿斯加特品牌的嘉合勁威宣布率先全面布局 DDR5 內存模組,有望在 2021 Q2 推出單....
    的頭像 璟琰乀 發表于 12-02 16:04 ? 221次 閱讀
    嘉合勁威將在2021年率先實現DDR5內存量產

    基于ZYNQ LCD顯示OV5640圖像測試方法

    在實際開發中,我們會經常使用到LCD屏,LCD屏的種類有很多種,對應的使用方法也有所不同,但是,在Z....
    的頭像 電子設計 發表于 12-01 11:39 ? 448次 閱讀
    基于ZYNQ LCD顯示OV5640圖像測試方法

    基于zynq的IIC驅動的內容和機制

    本文主要介紹基于zynq的IIC的驅動架構,通過代碼編寫來深入了解IIC驅動的內容和機制。 1. I....
    的頭像 39度創意研究所 發表于 11-30 15:45 ? 579次 閱讀
    基于zynq的IIC驅動的內容和機制

    基于zynq7000的linux系統搭建設計

    Zynq器件將arm和FPGA結合,利用了兩者各自的優勢,arm可以實現靈活的控制,而FPGA部分可....
    的頭像 電子設計 發表于 11-30 11:56 ? 467次 閱讀
    基于zynq7000的linux系統搭建設計

    全可編程異構多處理SoC——Zynq UltraScale+MPSoC詳細評測

    隨著5G通信、自動駕駛及物聯網等新興應用的發展,圖像處理、AI算法加速、軟件無線電等復雜多任務設計越....
    的頭像 電子設計 發表于 11-30 10:15 ? 657次 閱讀
    全可編程異構多處理SoC——Zynq UltraScale+MPSoC詳細評測

    【米爾FZ3深度學習計算卡試用體驗】在米爾FZ3深度學習計算卡上跑自己的系統

    在米爾FZ3深度學習計算卡上跑自己的系統米爾FZ3深度學習計算卡本質上是一塊利用Zynq跑自定義的系統,并在其中加入FPGA...
    發表于 11-27 21:21 ? 810次 閱讀
    【米爾FZ3深度學習計算卡試用體驗】在米爾FZ3深度學習計算卡上跑自己的系統

    生成zynq裸核啟動文件步驟解析

    通過修改lscript.ld文件中的內容,可以改變在存儲器中的執行位置, 因為ELF文件是加載到DD....
    的頭像 39度創意研究所 發表于 11-26 15:20 ? 422次 閱讀
    生成zynq裸核啟動文件步驟解析

    Xilinx DDR控制器MIG IP核的例化及仿真

    DDR對于做項目來說,是必不可少的。一般用于數據緩存和平滑帶寬。今天介紹下Xilinx DDR控制器....
    的頭像 39度創意研究所 發表于 11-26 15:02 ? 385次 閱讀
    Xilinx DDR控制器MIG IP核的例化及仿真

    ZYNQ學習要點:雙核通信

    今天,我們聊聊雙核通信。雙核通信的基礎是已經建立好了雙核工程,且配置完成。兩個CPU之間傳遞數據,采....
    的頭像 39度創意研究所 發表于 11-26 13:47 ? 185次 閱讀
    ZYNQ學習要點:雙核通信

    ZYNQ學習案例分析:PL流水燈設計方案

    對ZYNQ的學習的渴望由來已久,前不久買了一個基于xc7z010的開發板,現在將自己的學習的進階之路....
    的頭像 39度創意研究所 發表于 11-26 11:34 ? 501次 閱讀
    ZYNQ學習案例分析:PL流水燈設計方案

    ZYNQ進階:PL端UART 發送設計案例

    在 ZYNQ進階之路2 中我們講解了PL端PWM呼吸燈的設計,本節我們講解PL端實現串口UART的發....
    的頭像 電子設計 發表于 11-25 17:26 ? 637次 閱讀
    ZYNQ進階:PL端UART 發送設計案例

    ZYNQ實戰之PL端LED流水燈設計

    在 ZYNQ進階之路1 中我們講解了PL端LED流水燈的工程的建立,編碼,綜合和下載!本節主題,PL....
    的頭像 39度創意研究所 發表于 11-25 15:06 ? 160次 閱讀
    ZYNQ實戰之PL端LED流水燈設計

    電路板上的線路不能直接設計成直線嗎?

    要是我們將電路板中的線路設計成直線,那么這個轉彎的角度就達到了九十度。因為線路在九十度轉彎時很容易就....
    的頭像 PCB線路板打樣 發表于 11-25 14:42 ? 199次 閱讀
    電路板上的線路不能直接設計成直線嗎?

    ZYNQ進階:PL端實現串口UART的接收設計

    uart接收模塊設計主要分為波特率控制計數邏輯和按位接收邏輯。
    的頭像 39度創意研究所 發表于 11-25 14:30 ? 499次 閱讀
    ZYNQ進階:PL端實現串口UART的接收設計

    DDR5內存明年起步:普及關鍵看Intel

    最近一段時間,內存的價格還在跌,200元內的8GB DDR4內存條有大把選擇,從某種程度上來說,DD....
    的頭像 璟琰乀 發表于 11-24 14:14 ? 658次 閱讀
    DDR5內存明年起步:普及關鍵看Intel

    Xilinx為嵌入式開發者提供必要的組件

    Xilinx 及其聯盟成員提供嵌入式工具與運行時環境可幫助您高效快速地將概念轉化為生產。我們可為您提....
    的頭像 39度創意研究所 發表于 11-23 15:25 ? 559次 閱讀
    Xilinx為嵌入式開發者提供必要的組件

    淺談zynq啟動,BootROM和FSBL等的執行過程

    本文主要介紹zynq啟動過程,主要包括BootROM和FSBL等的執行過程。 硬件啟動過程 1. 重....
    發表于 11-23 14:53 ? 400次 閱讀
    淺談zynq啟動,BootROM和FSBL等的執行過程

    這個案例的出錯水平屬于哪個段位呢?

    公眾號:高速先生 B站:一博科技(短視頻分享技術干貨) 作者:黃剛 眾所周知,....
    的頭像 高速先生 發表于 11-23 11:46 ? 325次 閱讀
    這個案例的出錯水平屬于哪個段位呢?

    如何在 Vitis 中使用 UIO 驅動框架創建簡單的 Linux 用戶應用

    Linux嵌入式設計中最基本的任務之一是創建用戶應用程序。 在本篇博文中,我們將探討如何在 Viti....
    的頭像 電子發燒友網工程師 發表于 11-20 14:05 ? 470次 閱讀
    如何在 Vitis 中使用 UIO 驅動框架創建簡單的 Linux 用戶應用

    ZYNQ中斷的使用入門教程

    任何一個嵌入式系統級的設計都離不開中斷,對于擁有雙cotex-A9 的Zynq來說也一樣。Zynq ....
    發表于 11-18 17:18 ? 104次 閱讀
    ZYNQ中斷的使用入門教程

    在FPGA上如何使用non-blocking cache設計框架

    帶寬是影響FPGA加速器的重要因素,因為大量的并行計算對數據量要求很大。如果加速器對數據的訪問是不規....
    的頭像 39度創意研究所 發表于 11-11 17:28 ? 567次 閱讀
    在FPGA上如何使用non-blocking cache設計框架

    DDR的三大關鍵技術詳解

    差分時鐘是DDR的一個非常重要的設計,是對觸發時鐘進行校準,主要原因是DDR數據的雙沿采樣。
    發表于 11-05 10:47 ? 270次 閱讀
    DDR的三大關鍵技術詳解

    開關量輸入輸出的三個電路設計問題請教

    大家好,我是剛接觸電路設計,下面有三個問題想請教各位(分別對應三個附圖): 1. 在三極管開關量輸出電路中,我一共需要16個...
    發表于 11-03 20:20 ? 285次 閱讀
    開關量輸入輸出的三個電路設計問題請教

    使用UART與ZYBO進行通信常用外設設計方案

    作者:Wilson Qiu,Xilinx工程師 常用外設設計 使用UART與ZYBO進行通信 ZYN....
    的頭像 39度創意研究所 發表于 11-03 12:39 ? 691次 閱讀
    使用UART與ZYBO進行通信常用外設設計方案

    Vivado中進行ZYNQ硬件部分設計方案

    ZYNQ概述 ZYNQ內部包含PS和PL兩部分,PS中包含以下4個主要功能模塊: Applicati....
    的頭像 39度創意研究所 發表于 11-03 12:33 ? 782次 閱讀
    Vivado中進行ZYNQ硬件部分設計方案

    ZYNQ中DMA與AXI4總線

    ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯系這么密切?通過上面的介紹我們知道....
    的頭像 FPGA之家 發表于 11-02 11:27 ? 438次 閱讀
    ZYNQ中DMA與AXI4總線

    DDR布局的要求有哪些?

           DDR:Double Date Rate 雙倍速率同步動態隨機存儲器。        &nb...
    發表于 10-30 06:53 ? 101次 閱讀
    DDR布局的要求有哪些?

    ASIC設計方案提供商燦芯半導體為NVDIMM OEM提供控制器芯片方案

    此前,國際領先的定制化芯片(ASIC)設計方案提供商及DDR控制器和物理層IP供應商燦芯半導體(上海....
    發表于 10-28 16:20 ? 343次 閱讀
    ASIC設計方案提供商燦芯半導體為NVDIMM OEM提供控制器芯片方案

    Xilinx為5G無線電大規模部署推出突破性Zynq RFSoC DFE

    5G 無線電所需的解決方案,不僅要滿足廣泛部署所提出的帶寬、功耗和成本挑戰,還必須適應三大關鍵 5G....
    發表于 10-28 14:14 ? 325次 閱讀
    Xilinx為5G無線電大規模部署推出突破性Zynq RFSoC DFE

    美光率先量產LPDDR5內存,小米10首發

    LPDDR(Low Power Double Data Rate )是JEDEC固態技術協會面向低功....
    的頭像 inr999 發表于 10-27 11:40 ? 818次 閱讀
    美光率先量產LPDDR5內存,小米10首發

    DDR 184pin臥式插板的數據手冊免費下載

    本文檔的主要內容詳細介紹的是DDR 184pin臥式插板的數據手冊免費下載。
    發表于 10-26 08:00 ? 72次 閱讀
    DDR 184pin臥式插板的數據手冊免費下載

    DDR5內存即將到來!

    近幾個月來,有關下一代DDR內存的討論一直沸沸揚揚,因為制造商們一直在展示各種各樣的測試模塊,為推出....
    的頭像 inr999 發表于 10-23 15:11 ? 767次 閱讀
    DDR5內存即將到來!

    分立式ARM+FPGA與ZYNQ SoC相比,有哪些好處?

    ARM與FPGA通過高速通信接口快速進行數據交換,可滿足各種工業現場應用場景。
    發表于 10-22 17:17 ? 1158次 閱讀
    分立式ARM+FPGA與ZYNQ SoC相比,有哪些好處?

    AX7Z035 ZYNQ開發板的用戶手冊資料免費下載

    基于 XILINX ZYNQ7000 開發平臺的開發板(型號: AX7Z035)2019 款正式發布....
    發表于 10-22 08:00 ? 137次 閱讀
    AX7Z035 ZYNQ開發板的用戶手冊資料免費下載

    硬件失效的主要原因是什么

    你是否長時間糾纏于線路板的失效分析?你是否花費大量精力在樣板調試過程中?你是否懷疑過自己的原本正確的....
    發表于 10-17 11:00 ? 476次 閱讀
    硬件失效的主要原因是什么

    SDRAM與DDR有什么區別

    SDRAM從SDR到DDR再到DDR2一路走來,又都產生了什么樣的變化,又都在哪些方面進行了改進,帶....
    的頭像 電子發燒友網工程師 發表于 09-26 11:47 ? 388次 閱讀
    SDRAM與DDR有什么區別

    關于 DDR時序約束常見的ERROR問題

    DDR時序約束常見的ERROR 時鐘約束,在約束的模塊中未找到定義的變量,這個一般是在IP核例化中出現,需要把原始文件加...
    發表于 09-21 10:48 ? 202次 閱讀
    關于 DDR時序約束常見的ERROR問題

    【正點原子FPGA連載】第十五章AXI4接口之DDR讀寫實驗--領航者ZYNQ之嵌入式開發指南

    1)實驗平臺:正點原子領航者ZYNQ開發板 2)平臺購買地址: 3)全套實驗源碼+手冊+視頻下載地址: 4)對正點原子FPGA...
    發表于 09-04 11:10 ? 101次 閱讀
    【正點原子FPGA連載】第十五章AXI4接口之DDR讀寫實驗--領航者ZYNQ之嵌入式開發指南

    在Xilinx ZCU102評估套件上啟用NVMe SSD接口

    所述Zynq?的UltraScale +?片上多核家庭的基礎上,賽靈思 ?的UltraScale?片上多核體系結構,集成了一個64位的四核或雙核...
    發表于 09-03 16:07 ? 415次 閱讀
    在Xilinx ZCU102評估套件上啟用NVMe SSD接口

    【正點原子FPGA連載】第二章GPIO之MIO控制LED實驗--領航者 ZYNQ 之嵌入式開發指南

    1)實驗平臺:正點原子領航者ZYNQ開發板 2)平臺購買地址:https://item.taobao.com/item.htm?&id=606160108761 3)全套實...
    發表于 08-29 16:17 ? 202次 閱讀
    【正點原子FPGA連載】第二章GPIO之MIO控制LED實驗--領航者 ZYNQ 之嵌入式開發指南

    請問Zynq IO 5V是否容忍?

    你好, 我正在將XC7Z007S連接到一個通過10K歐姆電阻將引腳上拉至5V的器件。 如果我將它們編程為開漏,那么Zynq 5V上的...
    發表于 08-28 13:00 ? 101次 閱讀
    請問Zynq IO 5V是否容忍?

    使用Zynq PL結構時鐘驅動代碼沒有反應是為什么?

    嗨, 我的測試代碼是一個簡單的LED閃爍。 當我使用PL時鐘驅動此代碼時,它會閃爍正確的頻率。 當我使用Zynq PL結構時...
    發表于 08-27 15:09 ? 0次 閱讀
    使用Zynq PL結構時鐘驅動代碼沒有反應是為什么?

    FAN5236 寬輸入電壓范圍雙通道輸出/ DDR PWM / PFM控制器

    6 PWM控制器為兩個可調輸出電壓提供高效率和調節功能,范圍為0.9V至5.5V,用于為高性能筆記本電腦,PDA和Internet設備中的I / O,芯片組,存儲器庫供電。同步整流和輕載時的滯后運行為大量不同負載提供了高效率。如果所有負載水平都需要PWM模式,滯后模式可在每個PWM轉換器上單獨禁用。通過使用MOSFET RDS(ON 前饋斜坡調制,平均電流模式控制機制以及內部反饋補償等功能實現了負載瞬態快速響應。具有180度相位偏移動異相操作減少了輸入電流紋波??刂破骺赏ㄟ^激活專用引腳,轉變成完整的DDR存儲器電源解決方案。在DDR模式中,一個通道跟蹤另一通道的輸出電壓并提供輸出灌電流和源功能,這對于DDR芯片正確加電至關重要。還提供了此類存儲器所需的緩沖參考電壓.FAN5236監控這些輸出,在軟啟動完成且輸出在其設定點的±10%內時生成獨立的PGx(電源正常)信號。內置過壓保護可防止輸出電壓超過其設定點的120%。過壓條件停止后,會自動恢復正常操作。當此輸出在其軟啟動序列完成后降至其設定值的75%以下時,欠壓保護會閂鎖芯片??烧{過流功能通過感測較低MOSFET兩端的壓降來監控輸出電流。需要精確電流感測時,可使...
    發表于 04-18 22:35 ? 118次 閱讀
    FAN5236 寬輸入電壓范圍雙通道輸出/ DDR PWM / PFM控制器

    FAN5026 雙輸出/ DDR PWM控制器

    6 PWM控制器為兩個輸出電壓提供高效率的調節,可調范圍從0.9v至5.5V,這是高性能計算機,機頂盒以及VGA卡中的電源I / O,芯片組,存儲器庫所必需的。同步整流有利于在較寬的負載范圍內獲得高效率。如果使用MOSFETR DS(ON)作為電流感測組件,效率還可進一步提高。斜坡調制,平均電流模式控制機制以及內部反饋補償等功能實現了負載瞬態快速響應。具有180°相位偏移的異相操作減少了輸入電流紋波??刂破骺赏ㄟ^激活專用引腳,轉變成完全的DDR存儲器電源解決方案。在DDR模式中,一個通道跟蹤另一通道的輸出電壓并提供輸出灌電流和源功能,這對于DDR芯片正確加電至關重要。還提供了此類存儲器所需的緩沖參考電壓.FAN5026監控這些輸出,并在軟啟動完成并輸出在其設定點的±10%內時生成獨立的PGx(電源正常)信號。壓保護可防止輸出電壓超過其設定點的120%。過壓條件停止后,會自動恢復正常操作。當輸出在其軟啟動序列完成后降至其設定值的75%以下時,欠壓保護會閂鎖芯片??烧{過流功能通過感測較低MOSFET兩端的壓降來監控輸出電流。需要精確電流感測時,可使用外部電流感測電阻。 特性 高靈活性,雙同步開關PWM控...
    發表于 04-18 22:35 ? 158次 閱讀
    FAN5026 雙輸出/ DDR PWM控制器

    NCP51403 3安培VTT終端穩壓器DDR1 DDR2 DDR3 LPDDR3 DDR4

    03是一款源/吸收雙倍數據速率(DDR)終端穩壓器,專為低輸入電壓和低噪聲系統而設計,其中空間是關鍵考慮因素。 NCP51403保持快速瞬態響應,僅需要20 uF的最小輸出電容。 NCP51403支持遠程感應功能和DDR VTT總線終端的所有電源要求。 NCP51403還可用于需要動態可調輸出電壓的低功耗芯片組和圖形處理器內核。 特性 輸入電壓軌:支持2.5 V,3.3 V和5 V導軌 PVCC電壓范圍:1.1至3.5 V 集成功率MOSFET 快速負載瞬態響應 PGOOD - 監控VTT規則的邏輯輸出引腳 VRI - 參考輸入允許直接或通過電阻分壓器進行靈活的輸入跟蹤 EN - 關閉模式的邏輯輸入引腳 內置 - 欠壓鎖定和過流限制 應用 終端產品 DDR內存終端 服務器和網絡設備 圖形處理器核心耗材 芯片組/ RAM耗材低至0.5 V 機頂盒,液晶電視/等離子電視,復印機/打印機 臺式電腦,筆記本電腦和工作站 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:45 ? 45次 閱讀
    NCP51403 3安培VTT終端穩壓器DDR1 DDR2 DDR3 LPDDR3 DDR4

    NCP51510 ±3A吸收/源DDR終端穩壓器

    10是一款源/匯雙倍數據速率(DDR)終端穩壓器,專為低輸入電壓和低噪聲系統而設計,其中空間是關鍵考慮因素。 NCP51510保持快速瞬態響應,并且只需要10uF的最小VTT負載電容即可實現輸出穩定性。 NCP51510支持遠程感應和DDR VTT總線終端的所有電源要求。 NCP51510還可用于需要動態可調輸出電壓的低功耗芯片組和圖形處理器內核。 NCP51510采用熱效率高的DFN10裸露焊盤封裝,額定綠色和無鉛。 特性 支持最高3 A的負載(典型值) ),輸出是過流保護 DDRI,DDRII,DDRIII源/接收電流 具有熱關斷保護功能的集成MOSFET PGOOD輸出引腳監視VTT輸出調節狀態 SS輸入引腳用于暫停關閉模式 靈活電壓跟蹤的VRI輸入參考 用于遙感的VTTS輸入(開爾文連接) 內置軟啟動,欠壓鎖定 應用 DDR內存終端 臺式電腦,筆記本電腦和工作站 服務器和網絡設備 電信/數據通信,GSM基站 圖形處理器核心耗材 機頂盒,LCDTV / PDPTV,復印機/打印機 為芯片組/ RAM提供低至0.5 V的電源 有源/匯總總線終端 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:45 ? 63次 閱讀
    NCP51510 ±3A吸收/源DDR終端穩壓器

    NCP51400 3安培VTT終端穩壓器DDR1 DDR2 DDR3 LPDDR3 DDR4

    00是一款源/匯雙倍數據速率(DDR)終端穩壓器,專為低輸入電壓和低噪聲系統而設計,其中空間是關鍵考慮因素.NCP51400保持快速瞬態響應,僅需要最小的輸出電容20 F. NCP51400支持遠程感應功能和DDR VTT總線終端的所有電源要求。 NCP51400還可用于需要動態可調輸出電壓的低功耗芯片組和圖形處理器內核。 特性 輸入電壓軌:支持2.5 V,3.3 V和5 V導軌 PVCC電壓范圍:1.1 V至3.5 V 快速負荷瞬態響應 PGOOD - 監視VTT規則的邏輯輸出引腳 EN - 關閉模式的邏輯輸入引腳 VRI - 參考輸入允許靈活的輸入跟蹤直接或通過電阻分頻器 內置軟啟動,欠壓鎖定和過流限制 應用 終端產品 DDR內存終端 服務器和網絡設備 圖形處理器核心耗材 芯片組/ RAM耗材低至0.5 V 臺式電腦,筆記本電腦和工作站 電信/數據通信,GSM基站 機頂盒,液晶電視/等離子電視,復印機/打印機 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:42 ? 81次 閱讀
    NCP51400 3安培VTT終端穩壓器DDR1 DDR2 DDR3 LPDDR3 DDR4

    NCP51200 用于DDR1 DDR2 DDR3 LPDDR3 DDR4的3A源/匯VTT終端穩壓器

    00是一款源/吸收雙倍數據速率(DDR)終端穩壓器,專為低輸入電壓和低噪聲系統而設計,其中空間是關鍵考慮因素。 NCP51200保持快速瞬態響應,僅需要20 uF的最小輸出電容。 NCP51200支持遠程感應功能和DDR VTT總線終端的所有電源要求。 NCP51200還可用于需要動態可調輸出電壓的低功耗芯片組和圖形處理器內核。 NCP51200采用熱效率高的DFN10裸露焊盤封裝,額定綠色和無鉛。 特性 輸入電壓軌:支持2.5和3.3 V Rails PVCC電壓范圍:1.1至3.5 V 集成功率MOSFET 快速負載 - 瞬態響應 PGOOD-Logic輸出引腳監控VTT規則 關閉模式的EN-Logic輸入引腳 VRI參考輸入允許直接或通過電阻分壓器進行靈活的輸入跟蹤 遙感(VTTS) ) 內置軟啟動,欠壓鎖定和過流限制 應用 終端產品 DDR內存終止 圖形處理器核心耗材 芯片組/ RAM耗材低至0.5 V 有源總線終端 臺式電腦,筆記本電腦和工作站 服務器和網絡設備 機頂盒,液晶電視/ PDP-電視,復印機/打印機 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:42 ? 85次 閱讀
    NCP51200 用于DDR1 DDR2 DDR3 LPDDR3 DDR4的3A源/匯VTT終端穩壓器

    NCP51401 3安培VTT端接穩壓器DDR1 DDR2 DDR3 LPDDR3 DDR4

    01是一款源/吸收雙倍數據速率(DDR)終端穩壓器,專為低輸入電壓和低噪聲系統而設計,其中空間是關鍵考慮因素。 NCP51401保持快速瞬態響應,僅需要20 F的最小輸出電容.NCP51401支持遠程感應功能和DDR VTT總線終端的所有電源要求。 NCP51401還可用于需要動態可調輸出電壓的低功耗芯片組和圖形處理器內核。 特性 輸入電壓軌:支持2.5 V,3.3 V和5 V導軌 PVCC電壓范圍:1.1至3.5 V 集成功率MOSFET 快速負載瞬態響應 PGOOD - 監控VTT規則的邏輯輸出引腳 VRI - 參考輸入允許直接或通過電阻分壓器進行靈活的輸入跟蹤 EN - 關閉模式的邏輯輸入引腳 內置 - 欠壓鎖定和過流限制 應用 終端產品 DDR內存終端 服務器和網絡設備 圖形處理器核心耗材 芯片組/ RAM耗材低至0.5 V 機頂盒,液晶電視/等離子電視,復印機/打印機 臺式電腦,筆記本電腦和工作站 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:42 ? 66次 閱讀
    NCP51401 3安培VTT端接穩壓器DDR1 DDR2 DDR3 LPDDR3 DDR4

    NCP51402 3安培VTT終端穩壓器DDR1 DDR2 DDR3 LPDDR3 DDR4

    02是一款源/吸收雙倍數據速率(DDR)終端穩壓器,專為低輸入電壓和低噪聲系統而設計,其中空間是關鍵考慮因素。 NCP51402保持快速瞬態響應,僅需要20μF的最小輸出電容。 NCP51402支持遠程感應功能和DDR VTT總線終端的所有電源要求。 NCP51402還可用于需要動態可調輸出電壓的低功耗芯片組和圖形處理器內核。 特性 輸入電壓軌:支持2.5 V,3.3 V和5 V導軌 PVCC電壓范圍:1.1至3.5 V 集成功率MOSFET 快速負載瞬態響應 PGOOD - 監控VTT規則的邏輯輸出引腳 VRI - 參考輸入允許直接或通過電阻分壓器進行靈活的輸入跟蹤 EN - 關閉模式的邏輯輸入引腳 內置 - 欠壓鎖定和過流限制 應用 終端產品 DDR內存終端 服務器和網絡設備 圖形處理器核心耗材 芯片組/ RAM耗材低至0.5 V 機頂盒,液晶電視/等離子電視,復印機/打印機 臺式電腦,筆記本電腦和工作站 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:41 ? 81次 閱讀
    NCP51402 3安培VTT終端穩壓器DDR1 DDR2 DDR3 LPDDR3 DDR4

    NCP51199 2安培DDR終端穩壓器

    99是一款線性穩壓器,旨在為DDR-2和DDR-3存儲器應用提供穩定的VTT端接電壓。穩壓器能夠為DDR-2和DDR-3主動提供和吸收+ -2A峰值電流高達+ -1.5A,同時將VTT輸出電壓調節到+ -10mV。輸出端接電壓通過連接到PVCC,GND和VREF引腳的兩個外部分壓電阻調節到跟蹤VDDQ2。 特性 支持DDR2 VTT端接至2 A,DDR3至1.5 A(峰值 在1.2 A(峰值)下支持低至600 mV的DDR VTT電壓 集成功率MOSFET VTT輸出上的10uF陶瓷電容穩定 FullLoad的高精度VTT輸出 快速瞬態響應 內置軟啟動 待機或掛起模式關機 集成散熱和CurrentLimit保護 應用 DDR2 / DDR3的SDRAM端接電壓 主板,筆記本電腦和VGA卡內存終止 機頂盒,數字電視,打印機 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:41 ? 67次 閱讀
    NCP51199 2安培DDR終端穩壓器

    NCP51198 1.5 DDR終端穩壓器

    98是一款簡單,經濟高效的高速線性穩壓器,專為DDR-I,DDR-II和DDR-III存儲器生成VTT終端電壓軌。穩壓器能夠為DDR-I主動提供或吸收高達-1.5 A,或者DDR-II高達-0.5 A,-III,同時將輸出電壓調節到-30 mV以內。 特性 生成DDR存儲器終端電壓(VTT) 對于DDRI,DDRII,DDRIII源/接收電流 支持DDRI至1.5 A,DDRII至0.5 A(峰值) 具有熱保護功能的集成功率MOSFET 使用10UF陶瓷VTT電容器穩定 FullLoad時的高精度輸出電壓 最小外部元件數 關機待機或暫停至RAM(STR)模式 內置軟啟動 機頂盒,數字電視,打印機 應用 臺式電腦,筆記本電腦和工作電臺 顯卡DDR內存終端 嵌入式系統 有源總線終端 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:41 ? 45次 閱讀
    NCP51198 1.5 DDR終端穩壓器

    NCP51145 1.8A源/匯VTT DDR終端穩壓器

    45是一款線性穩壓器,旨在為DDR-II,DDR-III,LPDDR-III和DDR-IV存儲器應用提供穩定的VTT端接電壓。穩壓器能夠主動提供和吸收±1.8 A峰值電流,同時將輸出電壓調節到±20 mV以內。輸出端接電壓通過連接到PVCC,GND和VREF引腳的兩個外部分壓電阻進行調節,以跟蹤VDDQ / 2.NCP51145集成了一個高速差分放大器,可對線路和負載瞬態提供超快速響應。其他功能包括源/灌電流限制,軟啟動和片上熱關斷保護。 特性 對于DDR VTT應用,源/匯電流 支持DDR-II至±1.8 A,DDR-III至±1.5 A 支持LPDDR-III和DDR-IV至±1.2 A 使用僅陶瓷(極低ESR)電容器穩定 集成電源MOSFETs 滿載時的高精度VTT輸出 快速瞬態響應 內置軟件-Start 關機待機或掛起模式 集成熱量和限流保護 應用 終端產品 DDR-II / DR-III / DDR-IV SDRAM端接電壓 低功耗DDR-3LP 主板,筆記本電腦和VGA卡內存終止 機頂盒,數字電視,打印機 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:41 ? 72次 閱讀
    NCP51145 1.8A源/匯VTT DDR終端穩壓器

    NCP51190 1.5安培DDR終端穩壓器

    90是一款簡單,經濟高效的高速線性穩壓器,專為DDR-I,DDR-II和DDR-III存儲器生成VTT終端電壓軌。穩壓器能夠為DDR-I主動提供或吸收高達-1.5 A A,或者DDR-II高達-0.5 A,-III,同時將輸出電壓調節到+ -30 mV。 特性 生成DDR存儲器終端電壓(VTT) 對于DDRI,DDRII,DDRIII源/匯電流 支持DDRI至1.5 A,DDRII至0.5 A(峰值) 帶熱保護的集成功率MOSFET 使用10UF陶瓷VTT電容器穩定 高精度輸出FullLoad的電壓 最小的外部元件數 關機待機或暫停至RAM(STR)模式 內置軟啟動 應用 臺式電腦,筆記本電腦和工作站 嵌入式系統 顯卡DDR內存終端 機頂盒,數字電視,打印機 有源總線終端 電路圖、引腳圖和封裝圖...
    發表于 04-18 21:40 ? 160次 閱讀
    NCP51190 1.5安培DDR終端穩壓器

    FAN23SV04TAMPX 4 A同步降壓調節器 實現DDR終止

    V04TAMPX是一款極為高效的集成式同步降壓調節器,適合DDR終止電軌等跟蹤應用.V DDQ 輸入包括一個可以減少總電路尺寸和元件數量的內部2 :1電阻分壓器。該調節器在7 V到18 V的輸入電壓范圍內工作,并支持4 A的連續負載電流。如果V IN ,P VIN 和P VCC 連接在一起,繞開內部線性調節器,則該器件可以在5V電軌(±10%)下工作。該器件采用飛兆恒定導通時間控制結構,可提供出色的瞬態響應,并保持相對恒定的開關頻率。開關頻率和吸收過流保護功能可配置,為各種應用提供靈活的解決方案。輸出過壓和熱關斷保護功能可以保護器件在故障期間免受損害。熱關斷功能被激活后,達到正常工作溫度時,滯后功能會重新啟動器件。 特性 V IN 范圍:在7 V到18 V時使用內部線性偏壓穩壓器 V IN 范圍:4.5 V至5.5 V時,V IN / P VIN / P VCC 連接到旁路內部調節器 高效率 連續輸出電流:4 A 內部線性偏壓穩壓器 內部V DDQ 電阻分壓器 出色的線路和負載瞬態響應 輸出電壓范圍:0.5V至1.5V 可編程頻率:200kHz到1.5MHz 可配置軟...
    發表于 04-18 21:09 ? 97次 閱讀
    FAN23SV04TAMPX 4 A同步降壓調節器 實現DDR終止

    TPS59116 全套 DDR、DDR2 和 DDR3 存儲器功率解決方案、用于嵌入式計算的同步降壓控制器

    信息描述 The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP? Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-μF (2 × 10 μF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and dischargin...
    發表于 04-18 20:05 ? 208次 閱讀
    TPS59116 全套 DDR、DDR2 和 DDR3 存儲器功率解決方案、用于嵌入式計算的同步降壓控制器

    TPS54116-Q1 具有 4A/2MHz VDDQ DC/DC 轉換器、1A VTT LDO 和 VTTREF 的汽車類 DDR 電源解決方案

    信息描述 TPS54116-Q1 器件是一款功能全面的 6V、4A 同步降壓轉換器,其配有兩個集成型 MOSFET 以及帶 VTTREF 緩沖參考輸出的 1A 拉/灌電流雙倍數據速率 (DDR) VTT 終端穩壓器。TPS54116-Q1 降壓穩壓器通過集成 MOSFET 和減小電感尺寸來最大限度減小解決方案尺寸,開關頻率最高達 2.5MHz。開關頻率可設置在中波頻段以上以滿足噪聲敏感型 應用 的需求,而且能夠與外部時鐘同步。同步整流使頻率在整個輸出負載范圍內保持為固定值。效率通過集成 25m? 低側 MOSFET 和 33mΩ 高側 MOSFET 得到了最大限度的提升。逐周期峰值電流限制在過流狀態下保護器件,并且可通過 ILIM 引腳上的電阻進行調整,從而針對小尺寸電感進行優化。VTT 終端穩壓器僅利用 2 × 10μF 的陶瓷輸出電容即可保持快速瞬態響應,從而減少外部組件數量。TPS54116-Q1 使用 VTT 進行遠程感測,從而實現最佳的穩壓效果。該器件可利用使能引腳進入關斷模式,從而使電源電流降至 1μA。欠壓閉鎖閾值可通過任一使能引腳上的電阻網絡進行設置。VTT 和 VTTREF 輸出被 ENLDO 禁用時會進行放電。該器件具備全集成特性,并且采用小尺...
    發表于 04-18 20:05 ? 181次 閱讀
    TPS54116-Q1 具有 4A/2MHz VDDQ DC/DC 轉換器、1A VTT LDO 和 VTTREF 的汽車類 DDR 電源解決方案

    TPS53317A 用于 DDR 存儲器終端的 6A 輸出 D-CAP+ 模式同步降壓集成 FET 轉換器

    信息描述 TPS53317A 器件是一款設計為主要用于 DDR 終端的集成場效應晶體管 (FET) 同步降壓穩壓器。 它能夠提供一個值為 ? VDDQ的經穩壓輸出,此輸出具有吸收電流和源電流功能。TPS53317A 器件采用 D-CAP+ 運行模式,簡單易用,所需外部組件數較少并可提供快速瞬態響應。 該器件還可用于其他電流要求高達 6A 的負載點 (POL) 穩壓應用。此外,該器件支持具有嚴格電壓調節功能的 6A 完整灌電流輸出。該器件具有兩種開關頻率設定值(600kHz 和 1MHz),可提供集成壓降支持、外部跟蹤功能、預偏置啟動、輸出軟放電、集成自舉開關、電源正常功能、V5IN 引腳欠壓鎖定 (UVLO) 保護功能,支持采用陶瓷和 SP/POSCAP 電容。 該器件支持的輸入電壓最高可達 6V,而輸出電壓在 0.45V 至 2.0V 范圍內可調。TPS53317A 器件采用 3.5mm × 4mm 20 引腳超薄四方扁平無引線 (VQFN) 封裝(綠色環保,符合 RoHS 標準并且無鉛),其中應用了 TI 專有的集成 MOSFET 和封裝技術,其額定運行溫度范圍為 –40°C 至 85°C。特性 采用 TI 專有的集成金屬氧化物半導體場效應晶體管 (MOSFET) 和封裝技術支持 DDR 內存...
    發表于 04-18 20:05 ? 124次 閱讀
    TPS53317A 用于 DDR 存儲器終端的 6A 輸出 D-CAP+ 模式同步降壓集成 FET 轉換器

    TPS51716 完整 DDR2、DDR3 和 DDR3L 存儲器功率解決方案同步降壓

    信息描述 TPS51716 用最少總體成本和最小空間提供一個針對 DDR2,DDR3,DDR3L 和 LPDDR3 內存系統的完整電源。 它集成了同步降壓穩壓器控制器 (VDDQ),此控制器具有 2A 灌電流/拉電流跟蹤 LDO (VTT) 和經緩沖的低噪聲基準 (VTTREF)。 TPS51716 采用與 500kHz 或 670kHz 工作頻率相耦合的 D-CAP2? 模式,此模式在無需外部補償電路的情況下可支持陶瓷輸出電容器。 VTTREF 跟蹤 VDDQ/2 的精度高達 0.8%。 能夠提供 2A 灌電流/拉電流峰值電流功能的 VTT 只需 10μF 的陶瓷電容器。 此外,此器件特有一個專用的 LDO 電源輸入。TPS51716 提供豐富、實用的功能以及出色的電源性能。 它支持靈活功率級控制,將 VTT 置于 S3 中的高阻抗狀態并在 S4/S5 狀態中將 VDDQ,VTT 和 VTTREF 放電(軟關閉)。 它包括具有低側 MOSFET RDS(接通)感測的可編程 OCL,OVP/UVP/UVLO 和熱關斷保護。TPS51716 從 TI 出廠時采用 20引腳,3mm x 3mm QFN 封裝并且其額定環境溫度范圍介于 -40°C 至 85°C 之間。特性 同步降壓控制器 (VDDQ)轉換電壓范圍:3V 至 28V輸出...
    發表于 04-18 20:05 ? 417次 閱讀
    TPS51716 完整 DDR2、DDR3 和 DDR3L 存儲器功率解決方案同步降壓

    TPS51216 DDR2/3/3L/4 存儲器電源解決方案同步降壓控制器,2A LDO,緩沖參考

    信息描述 The TPS51216 provides a complete power supply for DDR2, DDR3 and DDR3L memory systems in the lowest total cost and minimum space. It integrates a synchronous buck regulator controller (VDDQ) with a 2-A sink/source tracking LDO (VTT) and buffered low noise reference (VTTREF). The TPS51216 employs D-CAP? mode coupled with 300 kHz/400 kHz frequencies for ease-of-use and fast transient response. The VTTREF tracks VDDQ/2 within excellent 0.8% accuracy. The VTT, which provides 2-A sink/source peak current capabilities, requires only 10-μF of ceramic capacitance. In addition, adedicated LDO supply input is available.The TPS51216 provides rich useful functions as well as excellent power supply performance. It supports flexible power state control, placing VTT at high-Z in S3 and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 state. Programmable OCL with low-side MOSFET RDS(...
    發表于 04-18 20:05 ? 247次 閱讀
    TPS51216 DDR2/3/3L/4 存儲器電源解決方案同步降壓控制器,2A LDO,緩沖參考

    TPS51116 DDR1、DDR2、DDR3 轉換開關和 LDO

    信息描述The TPS51116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18,DDR3/SSTL-15, and LPDDR3 memory systems. It integrates a synchronous buckcontroller with a 3-A sink/source tracking linear regulator and buffered lownoise reference. The TPS51116 offers the lowest total solution cost in systemswhere space is at a premium. The TPS51116 synchronous controller runs fixed400-kHz, pseudo-constant frequency PWM with an adaptive on-time control that canbe configured in D-CAP Mode for ease of use and fastest transient response or incurrent mode to support ceramic output capacitors. The 3-A sink/source LDOmaintains fast transient response only requiring 20-μF (2 × 10 μF) of ceramicoutput capacitance. In addition, the LDO supply input is available externally tosignificantly reduce the total power losses. The TPS51116 supports all of thesleep state controls placing VTT at high-Z in S3 (suspend to RAM) an...
    發表于 04-18 20:05 ? 177次 閱讀
    TPS51116 DDR1、DDR2、DDR3 轉換開關和 LDO

    TPS51206 具有適用于 DDR2/3/3L/4 的 VTTREF 緩沖參考輸出的 2A 峰值灌/拉電流 DDR 終端穩壓器

    信息描述 TPS51206 是一款具有 VTTREF 緩沖參考輸出的灌/拉電流雙倍數據速率 (DDR) 終端穩壓器。該器件專門針對低輸入電壓、低成本、低外部元件數的空間受限類系統而設計。TPS51206 可保持快速的瞬態響應,并且僅需 1 個 10μF 的陶瓷輸出電容。TPS51206 支持遠程感測功能,并且可滿足 DDR2、DDR3 和低功耗 DDR3 (DDR3L) 及 DDR4 VTT 總線的所有電源要求。VTT 具有 ±2A 峰值電流能力。該器件支持所有 DDR 電源狀態,在 S3 狀態下將 VTT 置于高阻態(掛起到 RAM);在 S4/S5 狀態下使 VTT 和 VTTREF 放電(掛起到磁盤)。TPS51206 采用 10 引腳、2mm × 2mm SON (DSQ) PowerPAD封裝,額定工作溫度范圍為 –40°C 至 85°C。特性 電源輸入電壓:支持 3.3V 和 5V 電源軌 VLDOIN 輸入電壓范圍:VTT+0.4V 至 3.5V VTT 端接穩壓器輸出電壓范圍:0.5V 至 0.9V 2A 峰值灌電流和拉電流 僅需 10μF 的多層陶瓷電容 (MLCC) 輸出電容 ±20mV 精度VTTREF 緩沖參考輸出VDDQ/2 ± 1% 精度 10mA 灌/拉電流支持高阻態(S3 狀態)和軟停止(S4 和 S5 狀態),通過 ...
    發表于 04-18 20:05 ? 366次 閱讀
    TPS51206 具有適用于 DDR2/3/3L/4 的 VTTREF 緩沖參考輸出的 2A 峰值灌/拉電流 DDR 終端穩壓器
    日韩欧美亚洲一区SWAG
  • <dd id="kgqm6"></dd>
  • <menu id="kgqm6"><tr id="kgqm6"></tr></menu>